田新興，嚴 飛，劉銀萍

（南京信息工程大學(xué) 信息與控制學(xué)院，江蘇 南京 210022）

閃電定位儀的通信接口設(shè)計

田新興，嚴 飛，劉銀萍

（南京信息工程大學(xué) 信息與控制學(xué)院，江蘇 南京 210022）

文章主要開展閃電定位儀通信接口設(shè)計的工作。首先，研究以Altera FPGA為核心的控制器，主要用于數(shù)據(jù)采集系統(tǒng)及數(shù)據(jù)流的處理過程；其次，針對閃電定位儀通信接口設(shè)計要求，細化通信協(xié)議；最后，通過在FPGA上編程實現(xiàn)將采集到的閃電數(shù)據(jù)傳輸?shù)缴衔粰C，配合LabView上位機波形分析軟件對單次閃擊信號進行特征分析。

閃電定位；通信接口；FPGA

閃電定位儀是一種監(jiān)測雷電發(fā)生的氣象探測儀器。目前，國家閃電定位網(wǎng)采用的ADTD型閃電定位儀，其探測過程是在天線上感應(yīng)出回擊的南北向和東西向磁場信號以及電場信號，并直接送到信號處理板，兩路磁場信號信道完全對稱。信號處理板對三路信號分別進行前置放大，低通濾波，積分放大，濾波，差分變換等技術(shù)處理，輸出干凈的磁場波形和電場波形［1］。

閃電定位儀采集到的波形信號最終要輸出到上位機，與上位機通信。本文以FPGA為控制核心，設(shè)計閃電定位儀與上位機的通信接口，可以充分利用FPGA資源將數(shù)據(jù)按照協(xié)議傳輸。異步通信，可實現(xiàn)全雙工收發(fā)。數(shù)據(jù)格式如圖2所示，一個數(shù)據(jù)幀包括起始位，數(shù)據(jù)位，奇偶校驗位和停止位。

串口傳輸數(shù)據(jù)一般是一幀數(shù)據(jù)11位（見表1），也可以無校驗位。

表1　數(shù)據(jù)位功能

1　系統(tǒng)結(jié)構(gòu)

閃電定位儀系統(tǒng)構(gòu)架如圖1所示，基本結(jié)構(gòu)組成有：信號預(yù)處理，F(xiàn)PGA，自檢電路，天線，GPS等。利用GPS全球定位系統(tǒng)的同步授時和可編程邏輯器件提供高精度的同步時間標(biāo)記，多臺定位儀可以得到雷電脈沖到達個站之間的時間差，進而確定閃電的位置［2］。天線接收到閃電信號后經(jīng)信號預(yù)處理電路去除噪音和毛刺等部分，經(jīng)過A/D轉(zhuǎn)換為數(shù)字信號，然后在FPGA內(nèi)處理并鑒別接收到的信號是否是閃電波形。如果滿足閃電波形的特征，則將采集到的數(shù)據(jù)緩存到內(nèi)存中。本系統(tǒng)的關(guān)鍵部分是FPGA處理并鑒別數(shù)字信號，提取特征值，本文主要工作是將處理后的最終結(jié)果傳輸至上位機的通信接口。

2　數(shù)據(jù)接口

2.1UART的工作原理

圖1　閃電定位儀系統(tǒng)構(gòu)架

UART是一種串行數(shù)據(jù)總線，用于

圖2　數(shù)據(jù)幀格式

在串口的總線上“高電平”為默認狀態(tài)，當(dāng)一幀數(shù)據(jù)開始傳輸時必須先拉低電平，這就是第0位的作用。第0位過后就是有意義的8個數(shù)據(jù)位，最后的兩位是校驗位和停止位。

另外，串口傳輸?shù)牧硪粋€重要參數(shù)就是“波特率”。在微觀上“波特率”就是串口傳輸中“一個位的周期”。

閃電信號經(jīng)A/D轉(zhuǎn)換后，my_uart_rx以設(shè)定好的波特率采集信號，如圖3所示。根據(jù)奈奎斯特采樣定理，在A/D信號轉(zhuǎn)換過程中，采樣頻率fs.max大于信號中最高頻率fmax的2倍時，采樣后的數(shù)字信號會完整地保留原始信號中的信息。一般實際應(yīng)用中保證采樣頻率為信號最高頻率的5～10倍，常用的波特率有9600 bps和115200 bps［3］。

圖3　數(shù)據(jù)采集時序

因為現(xiàn)實環(huán)境中存在各種電磁干擾，導(dǎo)致數(shù)據(jù)的起始部分不穩(wěn)定，所以，一般在數(shù)據(jù)中間部分采樣。如圖4所示，在輸入一幀數(shù)據(jù)時，當(dāng)my_uart_rx檢測到rs232_rx由高電平跳變到低電平，向speed_select發(fā)送bps_start信號，然后speed_select模塊在每一個時鐘上升沿計數(shù)。假設(shè)時鐘為50MHz，波特率為9600bps，每位為1/9600秒，需要計5208個周期（計數(shù)5208），要在中間采樣所以計數(shù)滿2604并且bps_start為1，方可產(chǎn)生clk_ bps信號。

對于第0位數(shù)據(jù)，采取忽略態(tài)度，只需采集接下來的8位數(shù)據(jù)，最后校驗位（可以無校驗位）和停止位，也采取了忽略的操作。串口傳輸數(shù)據(jù)的起始是“從最低位開始，到最高位結(jié)束”［4］。整體系統(tǒng)的硬件邏輯框結(jié)構(gòu)如圖4所示。

圖4　硬件邏輯框

2.2接收模塊設(shè)計

當(dāng)電平檢測檢測到接收引腳（pin_rx_in）電平由高變低時，接收控制部分向波特率選擇模塊發(fā)送開始計時信號（bps_start），波特率模塊在時鐘周期的上升沿計數(shù)，當(dāng)計數(shù)滿時向接收模塊發(fā)送脈沖（clk_bps）。接收到clk_bps后，將pin_rx_in的數(shù)據(jù)緩存到寄存器reg［0］-reg［7］，然后通過rx_date［7∶0］發(fā)送到RAM中。圖5為接收部分的示意圖。

圖5　接收模塊

2.3RAM模塊設(shè)計

接收模塊接收完整數(shù)據(jù)后向RAM控制模塊發(fā)送rx_int信號，使控制模塊控制RAM的wren（寫使能）信號置位，并輸出寫地址信號，rx_date［7∶0］存儲到wraddress的地址。之后，每收到rx_int信號時要使wraddress=wraddress+1，在新的地址寫入接收到的新數(shù)據(jù)，如圖6所示。

圖6　控制模塊和RAM模塊

2.4控制模塊

將接收模塊發(fā)送的rx_int信號作為RAM寫入使能信號，并控制wraddress寫地址自增，將發(fā)送模塊的tx_done信號和send_en信號分別作為讀地址變換信號和發(fā)送模塊發(fā)送數(shù)據(jù)的使能信號。當(dāng)發(fā)送模塊發(fā)送出去一幀數(shù)據(jù)后，讀地址rdaddress自增，然后send_en置1，發(fā)送使能。

2.5發(fā)送模塊設(shè)計

RAM接收數(shù)據(jù)后，控制模塊向發(fā)送模塊發(fā)送一個發(fā)送使能（send_en）信號，讀取讀地址rdaddress內(nèi)的數(shù)據(jù)到寄存器Q［7∶0］，傳送給發(fā)送模塊，發(fā)送模塊在波特率模塊的控制下發(fā)送數(shù)據(jù)到PC，發(fā)送完一幀數(shù)據(jù)后向控制模塊發(fā)送一個發(fā)送完成信號，tx_done和send_en信號均為高電平時，方可發(fā)送下一幀數(shù)據(jù)，如圖7所示。

圖7　數(shù)據(jù)發(fā)送模塊

2.6波特率選擇模塊

當(dāng)芯片晶振為50MHz時，波特率為9600bps，發(fā)送一位的時間是1/9600s。即計數(shù)1/9600×50M=5208，根據(jù)數(shù)據(jù)采集的原則，當(dāng)計數(shù)不滿2604或超出2604但不到5208時繼續(xù)計數(shù)，達到2604且bps_start=1時輸出信號，計數(shù)滿5208時清零，如圖8所示。

圖8　波特率選擇模塊

3　系統(tǒng)驗證

真實的大氣放電現(xiàn)象的復(fù)雜多變的，主要包括對地放電，云層內(nèi)部放電，云對云放電［4］。圖9為捕獲到的閃電波形

圖9　接收到的閃電波形

圖，包括閃電觸發(fā)后的南北向磁場信號，東西向磁場信號和電場信號。從波形可以明顯看出閃電波形的不規(guī)律性，可以由接收到的信號的場強和脈沖電磁波傳播規(guī)律推算出雷擊電流大小，以便用于后續(xù)研究。

4　結(jié)語

閃電定位儀對天線接收到的信號進行前置放大，低通濾波，積分放大等處理，經(jīng)過模數(shù)變換后，F(xiàn)PGA對其進行鑒別、分析，提取出相應(yīng)的特征點。本文開展的閃電定位儀通信接口設(shè)計的工作，可以有效地將之前處理后的波形特征信息傳輸至上位機，實現(xiàn)基于FPGA的雷電數(shù)據(jù)采集、數(shù)據(jù)處理和數(shù)據(jù)上傳的功能。本設(shè)計還可以借助GPRS的數(shù)傳模塊，實現(xiàn)遠程通信，將多站點雷電數(shù)據(jù)傳輸至服務(wù)器，以實現(xiàn)基于時差算法的閃電定位。

如今，4G數(shù)傳模塊的發(fā)展趨于成熟，下一步的工作將秉承現(xiàn)有的傳輸協(xié)議，使系統(tǒng)不僅能傳輸處理后的特征點信息，還將實現(xiàn)數(shù)據(jù)的低延時全波形傳輸，其對有效分析閃電的發(fā)展過程有重要意義。

［1］黃志興.ADTD型閃電定位儀的日常使用和維護［J］.氣象水文海洋儀器，2015（2）：112-113.

［2］肖坤峰，孫秀斌，楊崧令，等.基于FPGA的雷電定位系統(tǒng)高精度時標(biāo)設(shè)計［J］.電子技術(shù)應(yīng)用，2013（11）：50-52.

［3］聶濤，許世宏.基于FPGA的UART設(shè)計［J］.現(xiàn)代電子技術(shù)，2006（2）：127-129.

［4］田樂，張勇.基于FPGA實現(xiàn)異步串行通信［J］.現(xiàn)代電子技術(shù)，2013（13）：71-73.

［5］譚涌波.《雷電學(xué)原理》課程建設(shè)與發(fā)展［J］.教育教學(xué)論壇，2015（33）：202-203.

［6］RAKOV V A，MALLICK S，NAG A，et al.Lightning Observatory in Gainesville（LOG），F(xiàn)lorida：A review of recent results［J］. Electric Power Systems Research，2014（113）：95-103.

［7］MURTHA J B， SKINNER II W H.Lightning detection apparatus and methodology［M］.US：US5977762 1999.

［8］RAKOV V A，UMAN M A，RAIZER Y P.Lightning：Physics and Effects［J］.Physics Today，2006（57）：63-64.

Lightning of Communication Interface Design

Tian Xinxing， Yan Fei， Liu Yinping （Nanjing University of Information Science ＆ Technology Information and Control College， Nanjing 210022， China）

This paper carried out the lightning locator communication interface design work.Firstly，in order to Altera FPGA as the core controller，primarily for data acquisition and processing system data flow； Secondly，lightning locator communication interface design requirements，refine the communication protocol； and finally，by the FPGA programming will be collected the lightning data to a PC，the PC with LabView waveform analysis software for a single strike signal characteristic analysis.

Lightning location； communication interface； FPGA

項目名稱：江蘇省高校自然科學(xué)研究面上項目；項目編號：15KJB170010。項目名稱：江蘇省自然科學(xué)；項目編號：BK20150903。項目名稱：南京信息工程大學(xué)人才啟動基金項目；項目編號：S8113106001。

田新興（1994-），男，河南新鄉(xiāng)，本科。