袁江南

(廈門理工學(xué)院光電與通信工程學(xué)院，福建 廈門 361024)

?

切比雪夫多項(xiàng)式的數(shù)字預(yù)失真算法及其FPGA實(shí)現(xiàn)

袁江南

(廈門理工學(xué)院光電與通信工程學(xué)院，福建 廈門 361024)

將切比雪夫多項(xiàng)式引入到數(shù)字預(yù)失真器的設(shè)計(jì)中，利用其特有的遞歸生成特性，提出了一種奇偶階分離的生成方法，避免了高階冪次操作并節(jié)約了資源．仿真表明，切比雪夫多項(xiàng)式預(yù)失真器的效果和收斂性能均優(yōu)于現(xiàn)有的普通以及正交多項(xiàng)式．在現(xiàn)場可編程門陣列(field-programmable gate array,FPGA)上實(shí)現(xiàn)了設(shè)計(jì)，經(jīng)過定點(diǎn)仿真驗(yàn)證，所設(shè)計(jì)的預(yù)失真器可以有效地抑制帶外頻譜泄漏，鄰道泄漏比(adjacent channel leakage radio, ACLR )比普通記憶多項(xiàng)式有5～10 dB的提升．

數(shù)字預(yù)失真；切比雪夫多項(xiàng)式；記憶多項(xiàng)式；FPGA

為了提高頻譜效率，現(xiàn)代通信系統(tǒng)廣泛采用多進(jìn)制、多載波等高峰均比調(diào)制技術(shù)．高峰均比信號(hào)進(jìn)入射頻功率放大器的飽和區(qū)將產(chǎn)生帶外頻譜泄漏問題，導(dǎo)致ACLR性能下降[1]．若降低功率放大器的靜態(tài)工作點(diǎn)，避免信號(hào)進(jìn)入飽和區(qū)，則其效率將會(huì)大大降低．針對(duì)這一問題，目前通行的做法是在數(shù)字基帶部分設(shè)置自適應(yīng)數(shù)字預(yù)失真器，以期對(duì)功率放大器的非線性特性進(jìn)行補(bǔ)償．在數(shù)字預(yù)失真技術(shù)中，基于多項(xiàng)式的方法收斂速度快且易于實(shí)現(xiàn)記憶特性，從而獲得了廣泛的應(yīng)用[2]．然而，多項(xiàng)式預(yù)失真器要求對(duì)數(shù)據(jù)進(jìn)行冪次操作，階數(shù)較高時(shí)數(shù)據(jù)矩陣的條件數(shù)增長過快，容易帶來數(shù)值穩(wěn)定性問題[3]，算法的收斂速度和辨識(shí)精度無法保證．運(yùn)用正交多項(xiàng)式設(shè)計(jì)預(yù)失真器可以有效地解決這一問題．

目前，有關(guān)正交多項(xiàng)式的文獻(xiàn)比較偏重正交多項(xiàng)式的提出以及正交性的證明[4-5]，實(shí)際的工程應(yīng)用和定點(diǎn)性能研究鮮有報(bào)道．文獻(xiàn)[4-5]所提的正交多項(xiàng)式可以在階數(shù)較高時(shí)仍保持較小的條件數(shù)，但是其生成比較困難，不便于工程應(yīng)用．相比之下，切比雪夫多項(xiàng)式具有性能優(yōu)越、形式簡單、可遞歸生成等優(yōu)點(diǎn)，且便于實(shí)現(xiàn)工程應(yīng)用．因此，本文首先對(duì)各種多項(xiàng)式的條件數(shù)以及預(yù)失真器的性能進(jìn)行了仿真比較；然后提出了奇偶階分離的實(shí)現(xiàn)方法．定點(diǎn)性能仿真表明，所提的設(shè)計(jì)方法預(yù)失真效果優(yōu)于現(xiàn)有的多項(xiàng)式，而且具有硬件資源占用率低的優(yōu)點(diǎn)，便于工程應(yīng)用.

1　正交多項(xiàng)式數(shù)字預(yù)失真算法

數(shù)字預(yù)失真原理如圖1所示，如果預(yù)失真器的非線性特性與功率放大器(簡稱功放)互逆，則合成系統(tǒng)將呈現(xiàn)線性特性．目前，實(shí)用的預(yù)失真器一般使用間接學(xué)習(xí)結(jié)構(gòu)自適應(yīng)調(diào)節(jié)其參數(shù)，如圖2所示．

(1)

(2)

正交多項(xiàng)式預(yù)失真器的前向和反饋通道均使用ψk(u(n))進(jìn)行預(yù)失真運(yùn)算和參數(shù)辨識(shí)，從而解決了相關(guān)矩陣條件數(shù)過大的問題．但式(2)僅對(duì)某種特定概率分布的數(shù)據(jù)成立，如果數(shù)據(jù)的概率分布稍偏離預(yù)期，正交性便難以保證，例如文獻(xiàn)[4]提出的正交多項(xiàng)式針對(duì)的是均勻分布的數(shù)據(jù)．通常高峰均比的通信信號(hào)經(jīng)過峰值限制操作后服從某種亞高斯分布．在實(shí)際運(yùn)用時(shí)，并不要求式(2)嚴(yán)格成立，只要求盡可能縮小相關(guān)矩陣的條件數(shù)即可[4]．

2　切比雪夫多項(xiàng)式預(yù)失真算法

切比雪夫多項(xiàng)式是一種常用的正交多項(xiàng)式[7]，其各階之間可以借助遞推公式生成：

(3)

與式(1)對(duì)應(yīng)，式(3)中僅k為奇數(shù)的各階用于構(gòu)建預(yù)失真器．圖3是各種多項(xiàng)式數(shù)據(jù)自相關(guān)矩陣的條件數(shù)比較．

從圖3(a)可以看出，均勻分布正交多項(xiàng)式在均勻分布信號(hào)輸入的情況下優(yōu)勢比較明顯，而在圖3(b)中4載波WCDMA信號(hào)輸入的情況下，切比雪夫多項(xiàng)式的條件數(shù)要小于均勻分布多項(xiàng)式．圖3(c)中的普通記憶多項(xiàng)式無論在何種輸入的情況下其條件數(shù)增長都非常迅速．

圖4是采用LMS算法辨識(shí)預(yù)失真器參數(shù)后的預(yù)失真效果和算法收斂速度和精度的比較．仿真時(shí)預(yù)失真器的階數(shù)為7．LMS算法的性能雖不如最小二乘算法，卻具有計(jì)算簡單、易于工程實(shí)現(xiàn)的優(yōu)點(diǎn)[8]．可見，切比雪夫多項(xiàng)式預(yù)失真器的收斂速度、精度以及頻譜擴(kuò)展抑制效果均略優(yōu)于均勻分布多項(xiàng)式．

3　切比雪夫多項(xiàng)式預(yù)失真器的設(shè)計(jì)與實(shí)現(xiàn)

近年來，隨著28 nm FPGA投入使用，F(xiàn)PGA在通信設(shè)備中獲得了廣泛的應(yīng)用[9]．賽靈思公司的System Generator工具基于Simulink仿真平臺(tái)，便于進(jìn)行算法定點(diǎn)實(shí)現(xiàn)過程中的信號(hào)剪裁、位寬確定、溢出控制等操作，最終的仿真模型可以直接生成硬件碼流并下載實(shí)現(xiàn)．

由于定點(diǎn)算法的位寬是有限的，通信信號(hào)的動(dòng)態(tài)范圍又比較大，小信號(hào)經(jīng)過高階冪次操作以后近似為零，這將影響預(yù)失真器的效果．切比雪夫多項(xiàng)式中包含了各階普通多項(xiàng)式，其值在一定幅度范圍內(nèi)反復(fù)振蕩，并不會(huì)隨著階數(shù)的升高縮減為零，但需要消耗較多的硬件資源．本文利用切比雪夫多項(xiàng)式的特性，設(shè)計(jì)了一種奇偶價(jià)分離的生成方法．首先直接生成偶數(shù)階，然后再利用遞推公式生成奇數(shù)階并構(gòu)造預(yù)失真器．仔細(xì)觀察切比雪夫多項(xiàng)式的各偶數(shù)階，將其因式分解后可以發(fā)現(xiàn)，其偶階之間存在著直接遞推規(guī)律，如表1所示．

表1　切比雪夫多項(xiàng)式的偶數(shù)階遞推關(guān)系

如果直接按照切比雪夫多項(xiàng)式的表達(dá)式實(shí)現(xiàn)，仍然需要對(duì)數(shù)據(jù)進(jìn)行高階冪次操作．而當(dāng)輸入模值在0～1之間時(shí)，表1中T2～T12各階在-1～1之間變化，除此以外的最高冪次僅為平方，且包含了公共因子，可以較大幅度地節(jié)約硬件資源．獲得偶數(shù)階以后，從T1=x開始，其余奇數(shù)階可由式(3)得到，并用于構(gòu)造預(yù)失真器．

圖5是使用System Generator實(shí)現(xiàn)的7階切比雪夫多項(xiàng)式預(yù)失真器整體結(jié)構(gòu)圖，預(yù)失真器的記憶深度為3．圖5(b)是第6階切比雪夫多項(xiàng)式內(nèi)部結(jié)構(gòu)，其中乘4、2等操作可以利用移位實(shí)現(xiàn)，從而節(jié)約乘法器的使用．最終在賽靈思7序列FPGA中的Artix序列xc7a200tfbg676-2器件實(shí)現(xiàn)了設(shè)計(jì)．布線后時(shí)序分析結(jié)果表明，設(shè)計(jì)可以工作在500 MHz以上的時(shí)鐘頻率．表2是奇偶分離法和直接按照切比雪夫各階表達(dá)式實(shí)現(xiàn)方法的資源占用比較．由表2可知，本文的奇偶分離實(shí)現(xiàn)方法可相對(duì)節(jié)約52%的信號(hào)處理單元的使用量．

表2　布局布線后資源占用比較

資源名稱奇偶分離法占用數(shù)比例/%直接實(shí)現(xiàn)法占用數(shù)比例/%資源總數(shù)觸發(fā)器(FF)561561267600查找表(LUT)7666692326.9133800數(shù)字信號(hào)處理單元(DSP48)841112817.3 740

圖6是記憶多項(xiàng)式和切比雪夫多項(xiàng)式預(yù)失真效果的定點(diǎn)仿真比較結(jié)果．為了提高辨識(shí)精度，預(yù)失真器參數(shù)辨識(shí)采用最小二乘算法[10]．從圖6(a)中可以看出，記憶多項(xiàng)式預(yù)失真器在9階以后效果基本上達(dá)到極限，13階效果反而比11階下降．這時(shí)由于數(shù)值較小的定點(diǎn)數(shù)在高階冪次操作以后縮減為零．定點(diǎn)實(shí)現(xiàn)的切比雪夫多項(xiàng)式預(yù)失真效果在階數(shù)逐步提高以后性能仍有改善，相比于普通記憶多項(xiàng)式，在不同的頻帶內(nèi)ACLR各有5～10 dB的優(yōu)勢．

4　結(jié)論

切比雪夫多項(xiàng)式預(yù)失真器的帶外抑制效果，以及預(yù)失真器參數(shù)辨識(shí)的精度和收斂速度等性能均優(yōu)于現(xiàn)有的普通和正交多項(xiàng)式，其特有的遞歸生成特性還有利于預(yù)失真器的硬件實(shí)現(xiàn)．奇偶階分離遞推的方法可以避免數(shù)據(jù)直接高階冪次操作，有利于節(jié)約資源，提升性能．硬件設(shè)計(jì)工具的定點(diǎn)仿真驗(yàn)證表明，相比于普通記憶多項(xiàng)式，切比雪夫多項(xiàng)式預(yù)失真器的ACLR性能有5～10 dB的提升．所設(shè)計(jì)的預(yù)失真器可在賽靈思7序列FPGA上實(shí)現(xiàn)，下一步研究工作將在硬件平臺(tái)上測試預(yù)失真器的性能．

[1]鐘佩琳,王紅星,孫小東，等.基于壓縮量化的非正弦時(shí)域正交調(diào)制信號(hào)預(yù)失真方法[J].電子與信息學(xué)報(bào),2013,35(3):658-664.

[2]李波,葛建華,王勇.一種新的分?jǐn)?shù)階記憶多項(xiàng)式預(yù)失真器[J].電子與信息學(xué)報(bào),2009,31(8):1 961-1 964.

[3]張賢達(dá).矩陣分析與應(yīng)用[M].北京:清華大學(xué)出版社,2004.

[4]RAICH R,HUA Q,ZHOU G T.Orthogonal polynomials for power amplifier modeling and predistorter design[J].IEEE Transactions on Vehicular Technology,2004,53(5):1 468-1 479.

[5]何華明,唐亮,張春生，等.一種基于正交多項(xiàng)式的自適應(yīng)預(yù)失真方法[J].計(jì)算機(jī)應(yīng)用與軟件,2013,30(4):97-100.

[6]DING L,ZHOU G T，MORGAN D R.A robust digital baseband predistorter constructed using memory polynomials[J].IEEE Transactions on Communications,2004,52(1):156-162．

[7]MATHEWS J H ,FINK K D.數(shù)值方法[M].周璐，陳渝，錢方，譯.北京:電子工業(yè)出版社，2005.

[8]HAYKIN S.自適應(yīng)濾波器原理[M].鄭寶玉，譯.北京:電子工業(yè)出版社,2006.

[9]孟憲元,陳彰林,陸佳華.Xilinx新一代FPGA設(shè)計(jì)套件Vivado應(yīng)用指南[M].北京:清華大學(xué)出版社,2014.

[10]MORGAN D R,MA Z X， KIM J Y， et al.A generalized memory polynomial model for digital predistortion of RF power amplifiers[J].IEEE Transactions on Signal Processing,2006,54(10):3 852-3 860.

(責(zé)任編輯雨松)

Digital Predistortion Algorithm Based on ChebyshevPolynomials and its FPGA Implementation

YUAN Jiangnan

(School of Optoelectronic & Communication Engineering,Xiamen University of Technology,Xiamen361024,China )

In this paper,Chebyshev polynomials were drawn into the design of digital predistorters.The recursion generation character was exploited and a generation method of odd even order separation presented, which avoids high order power operations and saves resources.Simulation shows that the effects and convergence performances of Chebyshev polynomials predistorter are superior to that of common and orthogonal polynomials now available.The design is implemented in field-programmable gate array(FPGA).Fix point simulation shows that the predistorter can effectively suppress out-band spectrum leakages.Its adjacent channel leakage radio(ACLR) performance is about 5～10 dB superior to that of memory polynomials.

digital predistortion;Chebyshev polynomials;memory polynomials;FPGA

2015-11-16

2015-12-10

福建省自然科學(xué)基金項(xiàng)目(2015J01670)；廈門理工學(xué)院高層次人才項(xiàng)目(YKJ14008R)；廈門市科技計(jì)劃項(xiàng)目(3502Z20153017)

袁江南(1971-), 男,副教授,研究方向?yàn)橥ㄐ判盘?hào)處理及其VLSI實(shí)現(xiàn).E-mail:jnyuan@xmut.edu.cn

TN713

A

1673-4432(2016)03-0052-05