黃　庚，紀(jì)元法，孫希延

（1.桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林541004；2.廣西精密導(dǎo)航技術(shù)與應(yīng)用重點(diǎn)實(shí)驗(yàn)室，廣西 桂林541004）

衛(wèi)星導(dǎo)航信號(hào)采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)*

黃庚1，2，紀(jì)元法1，2，孫希延1，2

（1.桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林541004；2.廣西精密導(dǎo)航技術(shù)與應(yīng)用重點(diǎn)實(shí)驗(yàn)室，廣西 桂林541004）

為了給衛(wèi)星導(dǎo)航接收機(jī)的性能研究提供重要的環(huán)境數(shù)據(jù)，設(shè)計(jì)了一款能夠?qū)φ鎸?shí)導(dǎo)航衛(wèi)星的信號(hào)進(jìn)行采集存儲(chǔ)的設(shè)備。該系統(tǒng)以FPGA+ARM作為核心芯片，并集成了射頻下變頻電路、高速A/D轉(zhuǎn)換電路以及高速數(shù)據(jù)存儲(chǔ)模塊。這些模塊構(gòu)成了一款具有雙采樣通道、高采樣存儲(chǔ)速率、強(qiáng)便攜性等特點(diǎn)的衛(wèi)星導(dǎo)航信號(hào)采集存儲(chǔ)系統(tǒng)。在完整的硬件平臺(tái)上，通過(guò)對(duì)在軌衛(wèi)星實(shí)際信號(hào)的測(cè)試，驗(yàn)證了信號(hào)采集存儲(chǔ)系統(tǒng)數(shù)據(jù)的正確性，達(dá)到了預(yù)期設(shè)計(jì)要求。

GNSS；數(shù)據(jù)采集；存儲(chǔ)系統(tǒng)；FPGA；PCI Express；siI3132

0　引言

衛(wèi)星導(dǎo)航接收機(jī)的研發(fā)需要在真實(shí)的信號(hào)環(huán)境中進(jìn)行，然而一些真實(shí)環(huán)境往往地處偏僻，甚至是條件惡劣，這不僅給研發(fā)過(guò)程帶來(lái)更復(fù)雜的操作流程，而且還會(huì)加大資金投入。這導(dǎo)致了一種新需求，即接收機(jī)研發(fā)者需要一種新型的儀器設(shè)備，能簡(jiǎn)單高效地采集存儲(chǔ)真實(shí)環(huán)境中的GNSS信號(hào)，并可隨時(shí)將信號(hào)數(shù)據(jù)提取出來(lái)直接使用，以便進(jìn)行接收機(jī)的算法研究。

因?yàn)樾枰獮檐浖邮諜C(jī)提供最原始的觀察數(shù)據(jù)，它的性能直接反映著軟件接收機(jī)對(duì)原始數(shù)據(jù)的要求，所以原始數(shù)據(jù)的質(zhì)量至關(guān)重要。目前導(dǎo)航衛(wèi)星信號(hào)采集存儲(chǔ)系統(tǒng)不少基于USB、PCI總線與 IDE硬盤(pán)等，其采樣存儲(chǔ)速率越來(lái)越難以滿足日益增長(zhǎng)的高性能接收機(jī)的需求［1］。PCI Express總線技術(shù)及SATA總線技術(shù)，與以往的總線技術(shù)相比，在數(shù)據(jù)傳輸速率和擴(kuò)展性方面都有了較大的提升，可較好地滿足此方面的需求。

1　系統(tǒng)總體架構(gòu)

本文所設(shè)計(jì)的衛(wèi)星導(dǎo)航信號(hào)采集存儲(chǔ)系統(tǒng)由射頻下變頻模塊、高速A/D轉(zhuǎn)換模塊、FPGA、ARM、SATA硬盤(pán)存儲(chǔ)控制模塊、SATA硬盤(pán)組成。系統(tǒng)總體架構(gòu)如圖1所示。

圖1　系統(tǒng)總體架構(gòu)圖

射頻下變頻電路負(fù)責(zé)將環(huán)境中導(dǎo)航射頻信號(hào) GPSL1頻點(diǎn)與BD2 B1頻點(diǎn)的信號(hào)同時(shí)進(jìn)行下變頻處理，轉(zhuǎn)換成模擬中頻信號(hào)同時(shí)輸出。高速A/D轉(zhuǎn)換模塊有兩路，兩路A/D模塊負(fù)責(zé)同步地對(duì)兩路模擬中頻信號(hào)進(jìn)行量化采樣。在FPGA器件內(nèi)部完成對(duì)A/D采樣數(shù)據(jù)的緩存處理后，通過(guò) FPGA內(nèi)部的PCI Express硬IP核，操控以PCI Express總線為傳輸控制接口的SATA硬盤(pán)存儲(chǔ)控制模塊 SiL3132。SiI3132負(fù)責(zé) PCI Express總線到 SATA總線的協(xié)議轉(zhuǎn)換。ARM微控制器的主要功能是通過(guò)FPGA命令與數(shù)據(jù)的交互來(lái)實(shí)現(xiàn)對(duì)SATA硬盤(pán)的存儲(chǔ)。

2　系統(tǒng)主要硬件電路設(shè)計(jì)

2.1射頻下變頻電路設(shè)計(jì)

射頻前端部分是系統(tǒng)的重要組成部分，本文選用RX3007作為射頻下變頻芯片。RX3007是一款北斗2 B1/GPS L1雙模雙通道射頻導(dǎo)航芯片，芯片高度集成化，支持雙通道同時(shí)工作，具有中頻信號(hào)低的特點(diǎn)。此芯片可以將從天線接收到的導(dǎo)航射頻信號(hào)經(jīng)過(guò)下變頻后輸出兩路模擬中頻輸出信號(hào)。默認(rèn)情況下并行接收 BD2 B1頻點(diǎn)和GPS L1頻點(diǎn)的射頻信號(hào)。BD2 B1和GPS L1的輸出模擬中頻信號(hào)頻率分別為 4.092±2.046MHz和4.092±1.023MHz。圖2為射頻下變頻模塊電路原理圖。

圖2　射頻下變頻模塊電路原理圖

2.2A/D轉(zhuǎn)換模塊電路設(shè)計(jì)

模數(shù)轉(zhuǎn)換器是決定采集系統(tǒng)性能指標(biāo)的關(guān)鍵器件之一，對(duì)采集數(shù)據(jù)準(zhǔn)確度具有重大影響。本系統(tǒng)選用AD9233來(lái)實(shí)現(xiàn)模擬中頻信號(hào)的模數(shù)轉(zhuǎn)換功能。AD9233是一款單芯片、量化精度為12位、采樣速率高達(dá)125 MS/s的模數(shù)轉(zhuǎn)換器，片內(nèi)集成基準(zhǔn)電壓源和采樣保持放大器，具有出色的性能［2］。此模塊的主要功能是對(duì)前端模擬中頻信號(hào)進(jìn)行采樣與模數(shù)轉(zhuǎn)換，并將采樣數(shù)據(jù)傳送給后端FPGA?？紤]到前端模擬中頻信號(hào)低中頻的特點(diǎn)和后端存儲(chǔ)數(shù)據(jù)吞吐速率的限制，將A/D采樣頻率設(shè)置為39 MS/s，足夠滿足系統(tǒng)功能與性能指標(biāo)。圖3為A/D轉(zhuǎn)換模塊電路原理圖。

2.3硬盤(pán)存儲(chǔ)控制模塊設(shè)計(jì)

本系統(tǒng)的存儲(chǔ)控制核心芯片采用 Silicon Image公司生產(chǎn)的 SiI3132，它是一款單 PCI Express通道轉(zhuǎn)換至雙SATA端口的主機(jī)控制器。片內(nèi)高度集成了SATA2.0傳輸層、鏈路層和物理層控制邏輯，提供了 PCI Express總線到SATA設(shè)備的單芯片完整解決方案。SiI3132支持完整的 SATA2.0的接口規(guī)范，包括支持傳輸速率高至3.0 Gb/s、硬盤(pán)NCQ功能和熱插拔功能等。其PCI Express總線接口支持PCI Express 1.1標(biāo)準(zhǔn)規(guī)范，通道為x1，其數(shù)據(jù)傳輸速率為250 MB/s［3］。硬盤(pán)存儲(chǔ)控制模塊原理圖如圖4所示。

圖3　A/D轉(zhuǎn)換模塊原理圖

圖4　硬盤(pán)控制模塊電路原理圖

3　系統(tǒng)關(guān)鍵程序設(shè)計(jì)

3.1PCI Express硬核配置

本系統(tǒng)的FPGA器件選用Altera公司生產(chǎn)的Cyclone IV GX系列芯片 EP4CGX150。該 FPGA內(nèi)含多達(dá) 8個(gè)3.125 Gb/s速率的全雙工高速收發(fā)器，并提供資源占用較少的 PCI Express 1.1硬核 IP，以實(shí)現(xiàn) PCI Express 1.1規(guī)范所需的 2.5 Gb/s速率、8B/10B編解碼器和 PCI Express分層協(xié)議棧，并支持x1、x2、x4通道模式，是一個(gè)完整的 PCI Express協(xié)議解決方案［4］。

本設(shè)計(jì) PCI Express的 IP硬核是利用 Quartus II的宏功能模塊完成硬核具體參數(shù)的配置。在 Quartus II 15.0工程內(nèi)，點(diǎn)擊 Tools菜單下面 IP Catalog，選擇 IP Compiler for PCI Express v15.0。硬核配置界面如圖5所示。設(shè)計(jì)選擇硬IP核心，選擇通道數(shù)為x1，參考時(shí)鐘選擇100MHz，應(yīng)用時(shí)鐘頻率設(shè)置為125MHz，端口類型為根端口。點(diǎn)擊 Next可對(duì)配置空間、容量、緩存和電源管理進(jìn)行一系列的設(shè)置，本設(shè)計(jì)使用默認(rèn)設(shè)置。最后點(diǎn)擊Finish即可生成PCI Express硬核文件。

圖5　PCI Express硬核配置界面

3.2硬盤(pán)存儲(chǔ)驅(qū)動(dòng)程序設(shè)計(jì)

ARM微控制器在存儲(chǔ)進(jìn)程中作為主控制器。ARM微控制器選用意法半導(dǎo)體公司生產(chǎn)的 STM32F429芯片。FPGA與 SiI3132通過(guò) PCI Express接口直接相連，因此ARM對(duì) SiI3132的控制是通過(guò)向 FPGA下發(fā)各種控制命令的方式，間接實(shí)現(xiàn)對(duì) SiI3132內(nèi)部寄存器與內(nèi)部命令RAM的訪問(wèn)，從而實(shí)現(xiàn)對(duì)硬盤(pán)的讀寫(xiě)控制。對(duì)SiI3132而言，ARM+FPGA系統(tǒng)被看作是主機(jī)。

SiI3132存儲(chǔ)控制控制器主要由兩個(gè)子模塊構(gòu)成：PCI Express邏輯模塊、SATA端口邏輯模塊。在 PCI Express邏輯模塊中，其配置寄存器和全局寄存器均位于PCI配置空間中，可以按 PCI相關(guān)協(xié)議規(guī)范對(duì)其進(jìn)行通用訪問(wèn)。SATA邏輯塊有兩個(gè)，其功能完全相同，主要負(fù)責(zé)與 SATA設(shè)備通信。芯片內(nèi)部 PCI Express總線與SATA總線共享數(shù)據(jù)通路，而協(xié)議的執(zhí)行與數(shù)據(jù)的搬運(yùn)則由讀取命令狀態(tài)機(jī)和執(zhí)行命令狀態(tài)機(jī)來(lái)操控。這兩個(gè)狀態(tài)機(jī)各有相關(guān)的命令FIFO，每個(gè)命令FIFO有31個(gè)命令槽。一個(gè)命令占據(jù)128 B，這其中包括一個(gè)64 B的PRB（The Port Request Block，端口請(qǐng)求塊）和一個(gè) 64 B的SGT（The Scatter/Gather Table，分散/集中表）。

PRB的數(shù)據(jù)結(jié)構(gòu)包括四個(gè)部分：(1)控制字段，表明PRB的類型。根據(jù)PRB類型字段的不同，PRB有各種命令形式：標(biāo)準(zhǔn)ATA命令、PACKET命令、軟復(fù)位命令等。(2)協(xié)議覆蓋重寫(xiě)字段，用于選擇性地改變正常SATA協(xié)議流程。(3)FIS區(qū)域，包含在PRB執(zhí)行時(shí)，被發(fā)送到設(shè)備的初始化 FIS（Frame Information Structure，幀信息結(jié)構(gòu)體）。(4)SGE（The Scatter/Gather Entry，分散/集中條目），定義了被傳輸數(shù)據(jù)的地址。即在存儲(chǔ)過(guò)程中，主機(jī)只需將采集數(shù)據(jù)的緩存地址填入SGE條目中，當(dāng)數(shù)據(jù)傳輸命令執(zhí)行時(shí)，數(shù)據(jù)總線會(huì)將對(duì)應(yīng)數(shù)據(jù)傳送到SATA硬盤(pán)設(shè)備中。一個(gè)SGT中包含4個(gè)SGE條目，因此一個(gè)完整的PRB命令一共包含6個(gè)SGE條目［5］。完整PRB數(shù)據(jù)結(jié)構(gòu)如表1所示。

表1　完整的PRB數(shù)據(jù)結(jié)構(gòu)

SATA硬盤(pán)存儲(chǔ)驅(qū)動(dòng)程序中，寫(xiě)硬盤(pán)程序流程圖如圖6所示。主機(jī)將連續(xù)的命令流寫(xiě)入到命令FIFO中，命令槽中的命令則依次被取出來(lái)并執(zhí)行。主機(jī)通過(guò)訪問(wèn)PCI配置空間中基地址寄存器1來(lái)訪問(wèn)命令FIFO。

圖6　寫(xiě)SATA硬盤(pán)程序流程圖

主機(jī)創(chuàng)建包含相應(yīng)SATA命令的PRB，并將其寫(xiě)入SiI3132。SiI3132根據(jù)PRB生成相應(yīng)的FIS，F(xiàn)IS是與SATA設(shè)備完成數(shù)據(jù)傳輸與協(xié)議交互的基本單元［6］。當(dāng) SATA命令執(zhí)行完成后，主機(jī)根據(jù)所獲得相應(yīng)命令的完成狀態(tài)進(jìn)行后續(xù)處理。

4　測(cè)試結(jié)果

系統(tǒng)設(shè)計(jì)完成后，通過(guò)多次實(shí)驗(yàn)對(duì)系統(tǒng)的實(shí)際功能進(jìn)行測(cè)試。測(cè)試使用固態(tài)硬盤(pán)作為存儲(chǔ)設(shè)備，采集存儲(chǔ)對(duì)象為真實(shí)衛(wèi)星導(dǎo)航信號(hào)。存儲(chǔ)完畢后將硬盤(pán)接到電腦上，對(duì)采集的數(shù)據(jù)運(yùn)行MATLAB軟件接收機(jī)進(jìn)行分析。從信號(hào)頻譜、捕獲效果和最后的跟蹤定位出發(fā)，對(duì)采集數(shù)據(jù)的準(zhǔn)確性進(jìn)行評(píng)估。圖7為對(duì)采集存儲(chǔ)的其中一路GPS L1頻點(diǎn)中頻信號(hào)的一系列分析結(jié)果。

由圖7的分析結(jié)果可知，GPS L1中頻信號(hào)的中心頻點(diǎn)為4.092MHz左右，且信號(hào)帶寬為2.046MHz左右。可以成功捕獲到6顆GPS衛(wèi)星，衛(wèi)星序號(hào)為2、5、12、15、26、29，并成功實(shí)現(xiàn)定位。這表明本采集存儲(chǔ)系統(tǒng)在一定程度上準(zhǔn)確采集并正確存儲(chǔ)了該衛(wèi)星導(dǎo)航頻點(diǎn)的中頻信號(hào)，達(dá)到系統(tǒng)設(shè)計(jì)目標(biāo)。

圖7　GPS L1中頻信號(hào)采集存儲(chǔ)數(shù)據(jù)分析圖

5　結(jié)束語(yǔ)

為了滿足目前衛(wèi)星導(dǎo)航接收機(jī)研究過(guò)程中對(duì)真實(shí)環(huán)境原始數(shù)據(jù)的需求，本文提出了一種衛(wèi)星導(dǎo)航信號(hào)采集存儲(chǔ)系統(tǒng)，并對(duì)系統(tǒng)實(shí)際功能進(jìn)行了測(cè)試。測(cè)試結(jié)果表明，系統(tǒng)可以準(zhǔn)確采集并存儲(chǔ)導(dǎo)航衛(wèi)星中頻信號(hào)。此外，儀器設(shè)備也可應(yīng)用于GNSS信號(hào)模擬器與GNSS在軌衛(wèi)星的信號(hào)分析研究中，具有廣闊的應(yīng)用前景。

［1］李豹，曹可勁，許江寧，等．基于 FPGA和USB接口的多通道導(dǎo)航信號(hào)采集系統(tǒng)設(shè)計(jì)［J］.計(jì)算機(jī)測(cè)量與控制，2012(2)：541-543．

［2］Silicon Image.SiI3132 PCI express to serial ATA controller data sheet［EB/OL］.(2010-05-07)［2013-03-25］.http://wenku.baidu.com/link？url=UlR-pZJUZpjJjACqE-J36abR_ 7cWzJTMx2Z7tXczxYQ1g8Ge3As-Bmgx_fqr550L63OKqUuf6-t3gZrWesPF-rHabwHKVQCeRCMXNHvXQ0Th_G.

［3］胡惠．多通道超高速數(shù)據(jù)采集與記錄系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)［D］．南京：南京理工大學(xué)，2010.

［4］李小龍，孟李林，邵瑞瑞，等．基于FPGA的PCI Express應(yīng)用平臺(tái)設(shè)計(jì)［J］.電子科技，2014(12)：108-111．

［5］張輝，陳昕，沈晶晶，等．大容量機(jī)載存儲(chǔ)系統(tǒng)設(shè)計(jì)與仿真評(píng)價(jià)［J］.電光與控制，2014(5)：104-108．

［6］張?zhí)煳模赟ATA 2.0接口的固態(tài)硬盤(pán)控制器的設(shè)計(jì)與實(shí)現(xiàn)［D］．太原：中北大學(xué)，2015.

The design of data acquisition system based on the navigation satellite signal

Huang Geng1，2，Ji Yuanfa1，2，Sun Xiyan1，2
(1.School of Information and Communication，Guilin University of Electronic Technology，Guilin 541004，China；2.Guangxi Key Laboratory of Precision Navigation Technology and Application，Guilin 541004，China)

In order to provide an important environmental data to the performance of the satellite navigation receiver,the device of collecting and storing the signal of the real navigation satellites is designed.The system takes FPGA+ARM as the core chip,and integrates RF down-conversion circuit,high speed A/D converter and high speed data storage model.These modules constitute a dual sampling channel,high sampling storage rate,strong portability and other characteristics of the satellite navigation signal acquisition and storage system.On the complete hardware platform,through the test of the actual signal of the on orbit satellite,the data of the signal acquisition and storage system is verified,and the expected design requirements are achieved.

GNSS；data acquisition；storage system；FPGA；PCI Express；siI3132

TN965.7+4

A

10.16157/j.issn.0258-7998.2016.04.018

國(guó)家自然科學(xué)基金（61271284，61362005，61561016）；廣西自然科學(xué)基金資助項(xiàng)目（2013GXNSFA019004，2014GXNSFAA118352，2014GXNSFBA118280）；廣西研究生教育創(chuàng)新計(jì)劃資助項(xiàng)目（YCSZ2015146）

（2015-12-07）

黃庚（1989-），男，碩士研究生，主要研究方向：衛(wèi)星導(dǎo)航、電子電路設(shè)計(jì)。

紀(jì)元法（1975-），男，博士，教授，主要研究方向：信號(hào)處理、衛(wèi)星導(dǎo)航。

孫希延（1973-），女，博士，研究員，主要研究方向：信號(hào)處理、衛(wèi)星導(dǎo)航。

中文引用格式：黃庚，紀(jì)元法，孫希延.衛(wèi)星導(dǎo)航信號(hào)采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2016，42(4)：63-66.

英文引用格式：Huang Geng，Ji Yuanfa，Sun Xiyan.The design of data acquisition system based on the navigation satellite signal［J］.Application of Electronic Technique，2016，42(4)：63-66.