李俊杰，曹旭東，梁華慶，曹生彪，張少華

(中國石油大學(xué)(北京) 地球物理與信息工程學(xué)院，北京102249)

?

HDMI高清音視頻系統(tǒng)的高速PCB的研究及實(shí)現(xiàn)

李俊杰，曹旭東，梁華慶，曹生彪，張少華

(中國石油大學(xué)(北京) 地球物理與信息工程學(xué)院，北京102249)

為了能夠消除高速PCB技術(shù)中信號(hào)完整性的問題，需要在高速PCB設(shè)計(jì)過程中解決時(shí)序、噪聲、電磁干擾等關(guān)鍵問題。研究了HDMI高清音視頻系統(tǒng)的高速PCB設(shè)計(jì)過程中出現(xiàn)的串?dāng)_、電磁干擾、振鈴和電源完整性等信號(hào)問題，提出削弱或消除以上噪聲的方法。用Altium Designer，PADS軟件繪制電路原理圖和PCB，借助Hyper Lynx和ADS仿真軟件進(jìn)行前端和后端可靠性驗(yàn)證，最后通過對(duì)完成布線的PCB進(jìn)行信號(hào)完整性驗(yàn)證。測試結(jié)果表明此方案設(shè)計(jì)的HDMI高清音視頻系統(tǒng)工作穩(wěn)定，在智能設(shè)備的升級(jí)替換和建設(shè)方面有重要的借鑒作用。

高速PCB；信號(hào)完整性；HDMI；音視頻

現(xiàn)代的電子系統(tǒng)向著封裝小、規(guī)模大、速度快的趨勢發(fā)展，與此同時(shí)，在超大規(guī)模集成電路中，芯片的密度越來越大，這就不可避免地會(huì)帶來一些問題，即如何分析和處理高速電路設(shè)計(jì)中互連線和疊層特征等因素。當(dāng)今電子產(chǎn)品的時(shí)鐘頻率達(dá)到幾百上千MHz，信號(hào)的上升沿和下降沿變得越來越陡。因此，設(shè)計(jì)此類產(chǎn)品時(shí)，PCB的布局布線規(guī)則和板材介電常數(shù)對(duì)系統(tǒng)的電氣特性至關(guān)重要。

高速PCB電路設(shè)計(jì)是當(dāng)前眾多電子產(chǎn)品研發(fā)的必要流程和重要環(huán)節(jié)，時(shí)序問題、噪聲干擾、電磁滋擾等是高速PCB電路設(shè)計(jì)的主要難題，這些問題的解決將關(guān)系到系統(tǒng)設(shè)計(jì)的正常運(yùn)行[1]。

本文在HDMI高清音視頻系統(tǒng)中，以高速PCB仿真與設(shè)計(jì)作為主要研究內(nèi)容，利用Hyper Lynx和ADS軟件進(jìn)行PCB布局布線前端仿真，按照仿真結(jié)果確定元器件和接插件的分布以及走線規(guī)則，最后通過對(duì)完成布線的PCB進(jìn)行信號(hào)完整性驗(yàn)證[2]，確保設(shè)計(jì)的產(chǎn)品達(dá)到進(jìn)入市場的標(biāo)準(zhǔn)。

1 系統(tǒng)方案設(shè)計(jì)

HDMI是分辨率很高的音視頻接口，攜帶4組差分對(duì)，完成音視頻信息的高速傳輸[3]。該系統(tǒng)是基于新唐的51單片機(jī)W78E516D和Xilinx的XC3S400，當(dāng)圖像分辨率為1 080p時(shí)，20 bit并行數(shù)據(jù)流傳輸速率高達(dá)148.5 MHz。為了保證音頻和視頻數(shù)據(jù)輸出的并行性，提高傳輸質(zhì)量，本文采用GV7601對(duì)音視頻信號(hào)進(jìn)行硬解碼，并且輸出的MCLK提供給Audio設(shè)備ADAV803，輸出的PCLK提供給Video設(shè)備SIL9030。

音頻通道選擇由8051通過四線制SPI配置，音頻信號(hào)以I2S協(xié)議給ADAV803，由8051以I2C兼容性串口進(jìn)行編程控制，進(jìn)行Audio Code成模擬信號(hào)到耳機(jī)等發(fā)聲器；由8051通過I2C編程SIL9030寄存器，將輸入的YCbCr 4∶2∶2數(shù)據(jù)轉(zhuǎn)換成YCbCr 4∶4∶4，然后傳送到HDMI Link。系統(tǒng)設(shè)計(jì)框架如圖1所示。

圖1 HDMI系統(tǒng)框架

2 系統(tǒng)硬件設(shè)計(jì)

根據(jù)設(shè)計(jì)的要求，硬件主要包括電源模塊、音頻和視頻處理單元、音頻模數(shù)處理單元和視頻處理單元4個(gè)部分。圖2所示為實(shí)際設(shè)計(jì)的電路板。

圖2 HDMI音視頻電路板

2.1 系統(tǒng)PCB疊層設(shè)計(jì)

該HDMI音視頻系統(tǒng)元器件的封裝密集、布局布線空間小、信號(hào)頻率高等因素決定設(shè)置6層PCB。

PCB疊層設(shè)計(jì)如圖3所示。頂層是電氣層，用于布線；第2層是內(nèi)電層，整層都是數(shù)字地網(wǎng)絡(luò)；第3、4層是電氣層，用于布線；第5層是內(nèi)電層，用于不同電源網(wǎng)絡(luò)的分割；底層是電氣層，用于布線[4]。

2.2 電源單元設(shè)計(jì)

該HDMI高清音視頻系統(tǒng)需要的電源種類多，布局復(fù)雜，圖4所示為主要電平轉(zhuǎn)換穩(wěn)壓電路，系統(tǒng)輸入電源為5 V，通過LT1764穩(wěn)壓模塊輸出3.3 V的電源，3.3 V電源再分別通過MIC39150-2.5BU，LD1117S12，F(xiàn)AN1117AS18X穩(wěn)壓模塊輸出2.5 V，1.2 V和1.8 V電源。

圖3 高速PCB疊層分布

圖4 系統(tǒng)電源電路

圖4中的VDD3.3，VDD2.5和VDD1.2通過磁珠隔離輸出VCC3.3，VCC2.5和VCC1.2，放置較大的極性電容和小容值的無極性電容給XC3S400供電；VDD3.3和VDD1.2通過0 Ω電阻隔離輸出3.3 V_A和1.2 V_A給GV7601供電；VDD3.3通過磁珠隔離輸出P3.3 VA，通過0 Ω電阻隔離輸出AVDD3.3給ADAV803供電；VDD5通過SMDC110自恢復(fù)保險(xiǎn)絲輸出9030_5V；VDD33通過BLM21PG221SN1D隔離輸出9030_AVCC，再通過3個(gè)0 Ω電阻隔離輸出9030_PVCC1，9030_PVCC2和9030_IOCC；VDD18通過BLM21PG221SN1D隔離輸出9030_CVCC18，這些電源是給SIL9030供電的。圖5所示為POWER1電源內(nèi)電層的分割圖。

圖5 系統(tǒng)電路板的電源分布

2.3 音視頻輸入單元設(shè)計(jì)

音視頻數(shù)據(jù)以串行的形式進(jìn)入GV7601，經(jīng)過解析輸出數(shù)據(jù)流的速率有270 Mbit/s、1.485 Gbit/s和2.97 Gbit/s三種模式，在基于同軸電纜的視頻系統(tǒng)中，逐行分量數(shù)字視頻高達(dá)1 920×1 080。圖6所示為音視頻輸入單元基本電路。

應(yīng)用投入導(dǎo)向規(guī)模效率可變BCC模型，運(yùn)用DEAP2.1軟件，對(duì)2009年和2016年我國各區(qū)域高技術(shù)產(chǎn)業(yè)技術(shù)創(chuàng)新效率進(jìn)行測算，結(jié)果見表2。

圖6 音視頻輸入電路

2.4 音頻輸出單元設(shè)計(jì)

ADAV803是ADI公司的立體音頻編解碼器，其操作指令是通過一個(gè)I2C兼容型串行接口，對(duì)各個(gè)控制寄存器的設(shè)定進(jìn)行編程控制。ADC提供采樣頻率可選，分辨率高達(dá)24位的輸出字。圖7所示為左右兩個(gè)聲道音頻信號(hào)進(jìn)出的電路圖。

圖7 音視輸出電路圖

2.5 視頻輸出單元設(shè)計(jì)

SIL9030是Silicon Image公司生產(chǎn)的第二代數(shù)字接口產(chǎn)品，是以HMDI接口單元為背景，增加了音頻數(shù)據(jù)傳輸功能，支持1 080p的視頻分辨率。SIL9030是一款高性能的HDMI發(fā)送器，被廣泛應(yīng)用于DVD播放器、A/V接收機(jī)和D-VHS唱片機(jī)等家庭影音產(chǎn)品[5]。W78E516D通過I2C總線與它通信，完成視頻編碼，輸出3路YCbCr(4∶2∶2)的TMDS數(shù)據(jù)流和1路時(shí)鐘信號(hào)到HDMI接口[2]，如圖8所示。

圖8 視頻輸出單元電路圖

3 電源完整性設(shè)計(jì)

當(dāng)前電源完整性(PI)指的是電能從電源端被傳遞到負(fù)載的線性度，可以從交流和直流兩方面進(jìn)行分析。PCB電路系統(tǒng)中以阻容器件為主，信號(hào)線容易造成電感效應(yīng)，這三者之間存在著相互作用。信號(hào)經(jīng)過感性傳輸線會(huì)產(chǎn)生一個(gè)壓降，導(dǎo)致正在給IC供電的電源電壓降低，影響電子單元的正常工作。在高頻電路中，容性和感性容易造成諧振，降低信號(hào)傳輸質(zhì)量，甚至引發(fā)IC誤操作[6]。

要驅(qū)動(dòng)整個(gè)系統(tǒng)的負(fù)載需要提供很大的電流，這會(huì)使電源產(chǎn)生壓降，為了保持電源電壓容差不超過負(fù)載的極限值，必須進(jìn)行DC分析。例如設(shè)計(jì)中沿導(dǎo)軌1.8 V的電位差下降必須小于0.1 V，否則就會(huì)發(fā)生故障。電源分配網(wǎng)絡(luò)的特征阻抗隨著頻率響應(yīng)造成SI、抖動(dòng)和EMI等問題，因此AC分析也必不可少[7]。

4 高速PCB信號(hào)環(huán)路設(shè)計(jì)

4.1 內(nèi)電層分割設(shè)計(jì)

在一個(gè)電路系統(tǒng)中可能存在多種電源和地，靠鋪銅、打孔已經(jīng)不能連接信號(hào)的回流路徑，這時(shí)多是采用分割內(nèi)電層的技術(shù)，按照電源網(wǎng)絡(luò)的分布情況分割電源內(nèi)電層，對(duì)于地網(wǎng)絡(luò)內(nèi)電層，一般不予分割。如圖9所示，將電源層分割成多個(gè)相互獨(dú)立的部分，并標(biāo)注相應(yīng)的網(wǎng)絡(luò)標(biāo)號(hào)，此時(shí)會(huì)造成信號(hào)參考層的分裂，返回信號(hào)是無法穿越這條裂縫的，只能通過耦合電容和過孔返回地層。

圖9 電源分割情況下的信號(hào)回流路徑(截圖)

在2個(gè)參考層的間隙放置高頻和低頻耦合電容，能夠減小信號(hào)回路面積。一些芯片具有多組電源管腳，在設(shè)計(jì)過程中每一個(gè)電源管腳附近都選配一個(gè)耦合電容，一是可以濾除噪聲干擾，給芯片提供文波較小的電源，一是為信號(hào)搭建最佳的返回路徑[9]。高速PCB布線應(yīng)盡量避開信號(hào)線穿越裂縫上方，而且要保持地層完整，這樣才能得到較好的信號(hào)完整性。

4.2 過孔連接信號(hào)環(huán)路

信號(hào)從驅(qū)動(dòng)端到達(dá)接收端有時(shí)需要放置過孔切換層次，在高速數(shù)字電路設(shè)計(jì)中一般會(huì)有2個(gè)參考層，信號(hào)線在參考層之間的電氣層布線，信號(hào)不可能透過絕緣介質(zhì)返回驅(qū)動(dòng)端，使用過孔連接參考層可以縮短信號(hào)環(huán)路。

電源層和地層對(duì)于信號(hào)來說都是參考層，設(shè)置疊層分布時(shí)應(yīng)該減小二者之間的間距。如果信號(hào)傳輸過程中是以電源層為參考層，沿過孔表面切換到其他電氣層，這時(shí)信號(hào)的參考平面可能變成地層，雖然也能返回驅(qū)動(dòng)端，但是會(huì)產(chǎn)生地陷或電源塌陷等信號(hào)完整性問題。所以，切換布線層后一般在過孔附近安裝耦合電容，為信號(hào)搭建有利的返回路徑。如圖10所示，這樣就能保證整個(gè)環(huán)路的參考平面相同，避免產(chǎn)生信號(hào)完整性和電磁干擾等問題。

圖10 信號(hào)通過耦合電容返回驅(qū)動(dòng)端

5 電磁兼容性設(shè)計(jì)

電磁輻射主要由干擾源、傳導(dǎo)介質(zhì)和受害源三者組成。干擾源可以是自然因素，如熱噪聲和雷電噪聲等，還可能來自人為干擾，如家用電器、高頻儀器、手機(jī)和電視廣播等[10]。電磁干擾通常是以耦合的形式摻雜有用信號(hào)作為載體傳導(dǎo)。本文使用Hyper Lynx仿真軟件對(duì)初步設(shè)計(jì)完成的PCB做輻射強(qiáng)度分析。選擇系統(tǒng)中的關(guān)鍵信號(hào)線EBI_D4，分別設(shè)置探針位置3 m和10 m，提供220 MHz的激勵(lì)源，得到FCC和CISPR國際標(biāo)準(zhǔn)的仿真數(shù)據(jù)，如圖11和圖12所示。

圖11 信號(hào)線EBI_D4的3 m探針電磁輻射仿真分析(截圖)

圖12 信號(hào)線EBI_D4的10 m探針電磁輻射仿真分析(截圖)

6 HDMI接口PCB的設(shè)計(jì)及仿真

高速PCB設(shè)計(jì)與普通低速PCB設(shè)計(jì)不同，布線完成后，還要利用信號(hào)完整性分析軟件對(duì)整板PCB進(jìn)行EMC分析和仿真，這期間會(huì)多次調(diào)整走線參數(shù)以達(dá)到改善PCB信號(hào)完整性的目的。PCB前端仿真使用的是理想傳輸線模型，一次只能對(duì)有限數(shù)量信號(hào)線進(jìn)行仿真，而PCB后端仿真中的傳輸線是實(shí)際的PCB走線，摻雜了過孔、切換層次等影響特征阻抗的因素，這種情況下得到的仿真結(jié)果真實(shí)性強(qiáng)[11]。

6.1 蛇形等長線設(shè)計(jì)

該系統(tǒng)的PCB設(shè)計(jì)應(yīng)該按照“高速”標(biāo)準(zhǔn)繪制，為了保證并行數(shù)據(jù)流的同步性，必須控制所有的傳輸線等長及它們的間距，然而由于布局布線空間限制，此處采用蛇形走線技術(shù)完成等長布線。蛇形線可以減小一組并行相關(guān)信號(hào)的延時(shí)，實(shí)現(xiàn)同組信號(hào)的等長布線，保證系統(tǒng)各單元通信的正確性。

系統(tǒng)的關(guān)鍵走線是GV7601和SIL9030之間的并行數(shù)據(jù)線，查看手冊要求傳輸線阻抗匹配50 Ω，在二者之間各端接33 Ω的排阻消除反射、振鈴等問題。如果蛇形等長線太長，會(huì)對(duì)流動(dòng)的信號(hào)產(chǎn)生感性作用，使信號(hào)在傳輸過程中發(fā)生相移和波動(dòng)，造成接收端信號(hào)質(zhì)量惡化。那么，應(yīng)該怎樣確定蛇形等長線的長度呢？這里以GV7601為驅(qū)動(dòng)器，以SIL9030為接收器，查看GV7601的IBIS模型，其dV/dt_r值為5.86373×101/2.82828×1010，即2.07 ns，介電常數(shù)為4.3的板材布線長度不能超過1/6×2.07×5.79=50.8 mm，經(jīng)過多次修改，最終設(shè)置布線長度為31.75 mm，寬度為0.18 mm，線間距為0.38 mm。圖13所示為部分蛇形等長線。

圖13 系統(tǒng)蛇形等長線(截圖)

6.2 TMDS差分總線的設(shè)計(jì)

TMDS通道傳輸?shù)氖欠迪嗟?，相位?duì)稱的差分信號(hào)，包括編解碼數(shù)據(jù)和時(shí)鐘，接收端通過二者的差值得出邏輯“1”和“0”。對(duì)于TMDS時(shí)鐘頻率高于112 MHz的場合，為了保證信號(hào)質(zhì)量，不建議使用防靜電二極管和共模電感，而是在HDMI發(fā)送端放置RC網(wǎng)絡(luò)[12]，因?yàn)榉胖梅漓o電設(shè)備會(huì)增加TMDS數(shù)據(jù)和時(shí)鐘傳輸線的電容，導(dǎo)致差分阻抗不連續(xù)。圖14所示為SiL9030和HDMI接口之間的8條TMDS傳輸線，在布線過程中應(yīng)避免使用過孔，同時(shí)控制100 Ω的差分阻抗。

圖14 頻率高于112 MHz時(shí)HDMI接口的布局布線

6.3 TMDS差分對(duì)耦合分析

進(jìn)行PCB繪制之前，在Hyper Lynx的Line Sim建立仿真平臺(tái)，不斷修正線間距、傳輸線類型和差分對(duì)耦合長度等因素，最終設(shè)置該評(píng)估板的TMDS差分總線PCB設(shè)計(jì)的布線參數(shù)為：線寬0.15 mm，線長58.42 mm，差分對(duì)中的兩條走線間距0.2 mm且等長，4組差分對(duì)相互間隔0.26 mm，為了減少過孔效應(yīng)，傳輸線采用微帶線在頂層，RC網(wǎng)絡(luò)對(duì)稱布局在底層。設(shè)計(jì)差分線，最基本的原則是等長和等間距。等長的目的是保持TMDS傳輸線信號(hào)的每個(gè)時(shí)刻都是同步的，消除共模干擾；等間距的目的是保證TMDS傳輸線的差分阻抗處處一致，而且兩條差分線應(yīng)盡量靠近，防止產(chǎn)生反射。圖15所示為TMDS差分對(duì)的PCB布線。

圖15 TMDS差分對(duì)的PCB布線(截圖)

PCB布線完成并不能保證所設(shè)計(jì)的走線一定符合指標(biāo)，對(duì)其進(jìn)行仿真分析是必要的。選擇SIL9030的9030_TX1P和9030_TX1N差分對(duì)作為驅(qū)動(dòng)端，提供112 MHz的時(shí)鐘源，在Board Sim中進(jìn)行仿真，查看信號(hào)傳輸質(zhì)量。

7 結(jié)束語

現(xiàn)如今，HDMI產(chǎn)品種類繁多，諸如數(shù)字機(jī)頂盒、4K超高清電視、智能教育平臺(tái)等不斷進(jìn)入千家萬戶，所以產(chǎn)品的穩(wěn)定性成為市場占有率的決定性因素。本文設(shè)計(jì)的高清HDMI音視頻評(píng)估板充分考慮了電源分布、阻抗匹配、反射、串?dāng)_等信號(hào)完整性問題，包括蛇形等長線和TMDS差分總線的設(shè)計(jì)。完成了原理圖和板級(jí)仿真驗(yàn)證，能夠提高設(shè)計(jì)的成功率，對(duì)于此類產(chǎn)品的研發(fā)有一定的參考價(jià)值。

[1] 彭大芹，許海嘯，谷勇，等. 高速電路PCB及其電源完整性設(shè)計(jì)[J].自動(dòng)化儀表，2016，37(3)：5-8.

[2] 張春暉.基于PADS軟件對(duì)高速電路的設(shè)計(jì)與實(shí)現(xiàn)[J].電子設(shè)計(jì)工程，2013，21(22)：123-125.

[3] 杜斐，田澤，許宏杰，等. 一種高效的視頻編碼系統(tǒng)存儲(chǔ)器接口的驗(yàn)證[J].計(jì)算機(jī)技術(shù)與發(fā)展，2014，24(4)：186-188.

[4] 李俊杰， 曹旭東， 梁華慶. 嵌入式應(yīng)用系統(tǒng)中高速PCB設(shè)計(jì)技術(shù)的研究及實(shí)現(xiàn)[J]. 計(jì)算機(jī)測量與控制，2016(6)：268-270.

[5] 潘磊，葛中芹，莊建軍，等. 基于FPGA的HDMI視頻流圖像處理的系統(tǒng)設(shè)計(jì)[J]. 實(shí)驗(yàn)室研究與探索，2015，34(10)：76-80.

[6] 曹世偉.高速電路中的信號(hào)完整性和電源完整性研究[D].西安：西安電子科技大學(xué)，2015.

[7] 魏曉敏.基于HDMI高速傳輸線的信號(hào)完整性分析[D].呼和浩特：內(nèi)蒙古大學(xué)，2014.

[8] 鄧思維，凌凱.DDR2高速PCB設(shè)計(jì)和信號(hào)完整性分析[J].電子科技，2015，28(4)：132-134.

[9] 連龍剛，徐文寬，王保成. 高速PCB設(shè)計(jì)中的EMI問題研究[J]. 電子技術(shù)應(yīng)用，2015，41(3)：17-19.

[10] 陳蘭兵. Cadence高速電路設(shè)計(jì)Allegro Sigrity SI/PI/EMI設(shè)計(jì)指南[M].北京：電子工業(yè)出版社，2014.

[11] 黃繼承，黃繼文，彭星波，等. 高速電路設(shè)計(jì)研究[J].通信電源技術(shù)，2015，32(6)：41-44.

[12] 王雅芳.高速PCB信號(hào)完整性分析及應(yīng)用[J].北京電子科技學(xué)院學(xué)報(bào)，2014，22(4)：81-86.

李俊杰(1989— )，碩士生，主研電子信息與通信技術(shù)、油田測井儀器；

曹旭東(1968— )，副教授，研究生導(dǎo)師，主要從事DSP、SOPC、ARM等嵌入式微處理器的應(yīng)用技術(shù)研究和計(jì)算機(jī)軟件系統(tǒng)設(shè)計(jì)及石油物探、測井儀器的研制；

梁華慶(1964— )，女，博士，教授，博士生導(dǎo)師，主要從事石油探測與鉆采過程的微弱信號(hào)的檢測與信息處理、電法測井?dāng)?shù)值模擬、數(shù)據(jù)反演方面的理論與方法的研究。

責(zé)任編輯：閆雯雯

Design of high-speed PCB in HDMI high definition audio and video system

LI Junjie， CAO Xudong， LIANG Huaqing， CAO Shengbiao， ZHANG Shaohua

(CollegeofGeophysicsandInformationEngineering，ChinaUniversityofPetroleum-Beijing，Beijing102249，China)

In order to eliminate the incompleteness of signals in high-speed PCB technology， there are some key issues should be solved， including timing， noise， electromagnetic and so on， in the design process of the high-speed PCB technology. In the process of high-speed PCB of HDMI high definition audio and video， the problems like crosstalk， electromagnetic interference， ringing effect and power integrity and so on are studied， and the ways to weaken or eliminate those noises are proposed. Circuit schematics and PCB are drawn by using Altium Designer， PADS software and the reliability of the front and rear parts is verified by means of Hyper Lynx and ADS simulation software. Finally， the completeness of signal through the wiring of the PCB is verified. The test results indicate that this program designed for HDMI high definition audio and video is stable， there are important references in the replacement and upgrade of smart devices and building.

high speed PCB； signal integrity； HDMI； audio and video

李俊杰，曹旭東，梁華慶，等. HDMI高清音視頻系統(tǒng)的高速PCB的研究及實(shí)現(xiàn)[J].電視技術(shù)，2016，40(12)：34-39. LI J J， CAO X D， LIANG H Q，et al. Design of high-speed PCB in HDMI high definition audio and video system[J]. Video engineering，2016，40(12)：34-39.

TN919

A

10.16280/j.videoe.2016.12.007

國家發(fā)改委下一代互聯(lián)網(wǎng)技術(shù)在智慧油田的應(yīng)用示范項(xiàng)目(CNGI-12-03-043)

2016-06-14