孫義卓++隋紹勇++段濤

摘 要：文中采用在線動(dòng)態(tài)配置的方法，實(shí)現(xiàn)了QPSK調(diào)制器的通用、靈活設(shè)置，解決了在實(shí)際應(yīng)用中適應(yīng)性較差的難題，實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。

關(guān)鍵詞：調(diào)制；QPSK；AD9957；XC4VSX55

中圖分類號(hào)：TN961 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：2095-1302（2016）11-0-01

0 引 言

在實(shí)際應(yīng)用中，為了達(dá)到某些試驗(yàn)?zāi)康?，?jīng)常需要對(duì)QPSK調(diào)制器進(jìn)行在線動(dòng)態(tài)配置，而目前大部分調(diào)制器都是固定寫死的，若需要改變參數(shù)設(shè)置則必須重新燒寫程序，這樣給試驗(yàn)帶來(lái)了不便。本文提出了一種基于XC4VSX55、AD9957的在線動(dòng)態(tài)可適時(shí)配置參數(shù)的QPSK調(diào)制器的設(shè)計(jì)方法，解決了試驗(yàn)難題。

1 芯片簡(jiǎn)介

1.1 AD9957簡(jiǎn)介

AD9957可以在成本、尺寸、功耗和動(dòng)態(tài)性能等均非常關(guān)鍵的通信系統(tǒng)中作為通用I/Q調(diào)制器和捷變上變頻器。AD9957將一個(gè)高速直接數(shù)字頻率合成器（DDS）與一個(gè)具有高性能、高速率的14位數(shù)模轉(zhuǎn)換器（DAC）、時(shí)鐘乘法器電路、數(shù)字濾波器和其它DSP功能集成在一個(gè)芯片上。該器件可以在有線或無(wú)線通信系統(tǒng)中為數(shù)據(jù)傳輸提供基帶上變頻。AD9957是正交數(shù)字上變頻器（QDUC）系列中的第三款產(chǎn)品，該系列還包括AD9857和AD9856。該器件可以在工作速度、功耗和頻譜性能方面提供更好的性能。同其前款產(chǎn)品不同，該器件針對(duì)I/Q基帶數(shù)據(jù)支持16位串行輸入模式。此外，該器件可通過(guò)編程設(shè)置為單頻正弦波信號(hào)源或插值DAC。AD9957支持三種基本工作模式，分別為正交調(diào)制（QDUC）模式（默認(rèn)）、DAC插值模式與單頻調(diào)制模式。工作模式通過(guò)控制功能寄存器中的工作模式位來(lái)進(jìn)行選擇。

1.2 XC4VSX55簡(jiǎn)介

XC4VSX55是Xilinx公司V4系列大門數(shù)FPGA，支持多種單端和差分I/O標(biāo)準(zhǔn)。例如LVTTL、LVCMOS及連接至板上其他器件。與單端I/O標(biāo)準(zhǔn)相比，差分信號(hào)可提供更好的噪音容限，產(chǎn)生更低的電磁干擾（EMI），且降低功耗。支持的差分標(biāo)準(zhǔn)有LVDS、LVPECL等。

2 實(shí)現(xiàn)原理

2.1 頂層實(shí)現(xiàn)原理

頂層實(shí)現(xiàn)原理框圖如圖1所示?？赏ㄟ^(guò)PC機(jī)進(jìn)行在線配置，通過(guò)MAX3232進(jìn)行電平轉(zhuǎn)換后發(fā)送給XC4VSX55，在XC4VSX55內(nèi)實(shí)現(xiàn)UART接口進(jìn)行在線配置數(shù)據(jù)的收集并分析，在串并轉(zhuǎn)換后發(fā)送至AD9957進(jìn)行QPSK調(diào)制。XQF32P用來(lái)給XC4VSX55加載程序。

系統(tǒng)工作時(shí)可通過(guò)PC機(jī)進(jìn)行在線動(dòng)態(tài)配置調(diào)試數(shù)據(jù)、調(diào)制速率及設(shè)置AD9957內(nèi)部工作時(shí)鐘等。

2.2 XC4VSX55實(shí)現(xiàn)原理

XC4VSX55為了實(shí)現(xiàn)與PC機(jī)通信，采用VHDL語(yǔ)言編寫UART（異步串口）程序，接收到數(shù)據(jù)后就緩存，然后對(duì)接收的數(shù)據(jù)進(jìn)行指令解析，經(jīng)串并轉(zhuǎn)換后輸出給AD9957進(jìn)行QPSK調(diào)制。XC4VSX55內(nèi)實(shí)現(xiàn)框圖如圖2所示。

3 結(jié) 語(yǔ)

本文通過(guò)MAX3232、XC4VSX55、AD9957等芯片設(shè)置了在線動(dòng)態(tài)可配的QPSK調(diào)制器，提高了使用的靈活性、通用性，滿足了用戶對(duì)調(diào)制數(shù)據(jù)、調(diào)制數(shù)據(jù)速率等多樣化要求，符合設(shè)計(jì)要求。

參考文獻(xiàn)

[1]崔葛瑾.基于FPGA的數(shù)字電路系統(tǒng)設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，2008.

[2]樊昌信，張甫翊，徐炳祥，等.通信原理（第5版）[M].北京：國(guó)防工業(yè)出版社，2001：259-260.

[3]胡廣書.數(shù)字信號(hào)處理理論、算法與實(shí)現(xiàn)[M].北京：清華大學(xué)出版社，2006：409-417.

[4]蘇濤，何學(xué)輝，呂林夏.實(shí)時(shí)信號(hào)處理系統(tǒng)設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，2006：45-50.

[5] AD9957數(shù)據(jù)手冊(cè)[Z].