申軍

（海軍裝備研究院，北京 100161）

嵌入式頻率特性分析儀的設(shè)計及實現(xiàn)

申軍

（海軍裝備研究院，北京 100161）

為降低成本，實現(xiàn)測試儀器的數(shù)字化、集成化、多功能化，研究設(shè)計了基于PC104和FPGA的嵌入式頻率特性分析儀；該分析儀采用虛擬儀器的概念，以PC104 CPU為主控單元，通過FPGA控制D／A、A／D芯片時序，輸出全頻率范圍內(nèi)的正弦波并采樣存儲系統(tǒng)激勵信號及輸出響應(yīng)，最后通過正弦相關(guān)分析法處理得到系統(tǒng)頻率特性；實驗結(jié)果表明測試波形與理論計算能較好吻合，具有較高的測量精度和響應(yīng)速度；該分析儀人機界面友好，操作簡單，具有較大實用價值。

正弦相關(guān)分析法；頻率特性分析儀；PC104；FPGA

0 引言

控制系統(tǒng)中的信號可以表示為不同頻率正弦信號的合成?？刂葡到y(tǒng)的頻率特性反映正弦信號作用下系統(tǒng)響應(yīng)的性能。通過控制系統(tǒng)的頻率設(shè)計可以兼顧動態(tài)響應(yīng)和噪聲抑制兩方面的要求。

當(dāng)前廣泛使用的頻率特性分析儀是根據(jù)掃頻法的測量原理設(shè)計，是一種快速，簡便、實時、動態(tài)、多參數(shù)、直觀的測量儀器，可廣泛應(yīng)用于電子工程等領(lǐng)域。由于模擬式掃描儀價格昂貴，不能直接得到相頻特性，更不能保存輸出系統(tǒng)激勵響應(yīng)采樣值，給使用帶來諸多不便。為此設(shè)計了嵌入式頻率特性分析儀。

該分析儀以PC／104 CPU為主控單元，通過FPGA實現(xiàn)邏輯控制，通過對DAC712時序控制輸出全頻率范圍內(nèi)的正弦波激勵信號。利用ADS7805對待測系統(tǒng)的激勵信號及輸出響應(yīng)采樣并保存，經(jīng)算法處理，獲得電路的幅頻特性和相頻特性。

該分析儀采用PC104嵌入式機構(gòu)，大大縮小了系統(tǒng)體積，提高了系統(tǒng)實時性和可靠性，充分利用FPGA的靈活可配置性，提高了系統(tǒng)可擴展能力。

1 系統(tǒng)架構(gòu)及原理

根據(jù)線性系統(tǒng)的性質(zhì)，若系統(tǒng)的輸入信號為x（t）＝A sinωt，則系統(tǒng)的輸出信號為y（t）＝B sin（ωt＋θ）。設(shè)x （t）、y（t）的傅立葉變換分別為X（jω）和Y（jω），則系統(tǒng)的頻率特性為：

對式（2）兩邊同乘以sinωt，并積分N個周期，有：

由式（4），有：

對式（2）兩邊同乘以cosωt，并積分N個周期，有：

由式（6），有：

上述過程如圖1所示。

由式（5）和（7）可知，根據(jù)計算機的采樣值y（k·Δt）、sin（kω·Δt）和cos（kω·Δt），可以計算出參數(shù)a和b的值。進而可以得到被測系統(tǒng)的幅頻特性和相頻特性。

設(shè)計算機的采樣周期為Δt，則在一個信號周期T內(nèi)采樣點

圖1 正弦相關(guān)分析法頻率特性測試原理

數(shù)為M＝T／Δt。將式（5）和（7）離散化，則有：

式中，k為采樣點的順序號。

由式（8）和（9）可知，根據(jù)計算機的采樣值y（k·Δt）、sin（kω·Δt）和cos（kω·Δt），可以計算出參數(shù)a和b的值。通過公式（3）可計算出輸出響應(yīng)的幅值B和相位差θ，從而得到系統(tǒng)的幅頻特性和相頻特性。

2 硬件電路設(shè)計

結(jié)合上述正弦相關(guān)分析法理論分析，系統(tǒng)總體硬件結(jié)構(gòu)設(shè)計如圖2所示。主要包括PC104主控模塊、FPGA控制邏輯電路、數(shù)模／模數(shù)轉(zhuǎn)換電路和信號調(diào)理電路。

圖2 系統(tǒng)總體硬件結(jié)構(gòu)框圖

2.1 PC104主控單元

主控機模塊是由PC104嵌入式計算機及外圍電路構(gòu)成，CPU模塊采用SENBO公司的SCM／PM－4060，主頻1.3 GHz。實現(xiàn)功能主要有激勵信號設(shè)置（幅值、掃描起止頻率、初始相位）、FPGA的配置及響應(yīng)信號的算法處理。

2.2 FPGA邏輯電路

FPGA功能芯片選用Altera公司的Cyclone II系列的EP2C8T144C8。Cyclone II是基于Stratix II的90 nm工藝推出的FPGA芯片。它具有8 256個邏輯單元（LE），內(nèi)置36個M4K RAM塊，2個鎖相環(huán)（PLL）以及18個乘法器模塊，提供給用戶85個可用的IO管腳接口。該芯片連接了測試儀上的所有主要功能芯片。實現(xiàn)功能主要有與PC104的總線通訊，控制A／D、D／A芯片時序邏輯，配置程控放大器放大系數(shù)，選通多路模擬開關(guān)，輸出掃描頻率范圍內(nèi)正弦激勵信號，采樣存儲激勵信號及其輸出響應(yīng)。

2.3 數(shù)模／模數(shù)轉(zhuǎn)換電路

DAC芯片采用美國BB公司的16位DAC712。它具有典型的兩級鎖存器的結(jié)構(gòu)，有利于減小數(shù)字電路對模擬電路的干擾和實現(xiàn)同步轉(zhuǎn)換以及多DAC的操作。該芯片在FPGA的時序控制下，輸出正弦激勵信號。

ADC芯片采用美國BB公司的16位ADS7805，該A／D轉(zhuǎn)換器采用逐次逼近式原理工作，采樣速率為100 k Hz（即轉(zhuǎn)換時間最大為10 us），芯片內(nèi)部含有采樣／保持電路及三態(tài)輸出驅(qū)動電路。該芯片在FPGA的時序控制下完成對激勵信號及其輸出響應(yīng)的采樣存儲功能。

2.4 信號調(diào)理電路

信號調(diào)理電路主要包括運算放大器OP27、程控放大器PGA206、八選一多路模擬開關(guān)DG408。其中OP27實現(xiàn)對激勵信號放大及驅(qū)動能力增強，通過FPGA控制DG408實現(xiàn)多測試通道選擇，通過配置PG206控制輸出激勵及采樣信號的幅值。

3 軟件設(shè)計

軟件設(shè)計主要包括PC104主控程序設(shè)計及FPGA內(nèi)部邏輯功能實現(xiàn)部分。PC104控制程序采用VC＋＋編程實現(xiàn)，通過PC104總線與FPGA實現(xiàn)通訊。FPGA內(nèi)部邏輯電路采用Verilog語言實現(xiàn)。PC104控制軟件界面如圖3所示。

圖3 控制軟件界面

3.1 PC104主控程序

PC104主控程序流程圖如圖4所示。

圖4 PC104主控程序流程圖

初始階段，通過鍵盤、鼠標(biāo)等外設(shè)設(shè)定激勵信號的幅值、初始相位、掃描起止頻率，控制FPGA配置相應(yīng)的激勵信號。采樣過程中，從FPGA的片內(nèi)RAM讀取采樣數(shù)據(jù)，實時顯示每一掃描頻率所施加激勵及其響應(yīng)輸出，該頻率掃描完成后，通過正弦相關(guān)分析法公式解算頻率特性并繪制伯德曲線。

3.2 FPGA內(nèi)部邏輯功能

FPGA邏輯功能架構(gòu)圖如圖5所示。

圖5 FPGA實現(xiàn)邏輯功能圖

FPGA內(nèi)部ROM模塊存儲有標(biāo)準(zhǔn)離散化的正弦信號，通過PC104配置ROM查找表的首地址（激勵信號的相位）、讀取時鐘（輸出頻率），配置PG406放大系數(shù)（幅值）。通過FPGA控制D／A模塊時序輸出激勵信號，同時通過A／D采樣系統(tǒng)激勵信號和響應(yīng)輸出并存儲在片內(nèi)RAM。

數(shù)模、模數(shù)轉(zhuǎn)換芯片DAC712、ADS7805的控制時序分別如圖6、圖7所示。

圖6 DAC712控制時序

圖7 ADS7805控制時序

4 誤差分析

ADS7805的線性誤差是±3LSB。因此AD轉(zhuǎn)換的相對誤差為Er1＝3／216＝0.004 6%。

數(shù)值計算誤差分析過程如下：由式（8）得到

因此，相對誤差為：

當(dāng)激勵源取為x（t）＝A sinωt時，此時θ為0，Er2可簡化為：

已知N|1且Er2|0，因此，只要N值取值足夠大，能夠保證Er2≤0.1%。

5 實驗結(jié)果

使用本系統(tǒng)對一階無源RC低通濾波電路進行分析，該電路參數(shù)分別為：R＝100Ω，C＝10μF。

取激勵信號為x（t）＝5sinωt，掃描頻率ω取值從10 Hz 到10 k Hz，其中10 Hz到100 Hz的頻率掃描增加步長為10 Hz，系統(tǒng)采樣周期為10 k Hz；100 Hz到1 k Hz的增加步長為100 Hz，采樣周期為100 k Hz；1 k Hz到10 k Hz的增加步長為1 k Hz，采樣周期為100 k Hz。實驗所得頻率特性曲線及Matlab仿真曲線如圖8、圖9所示。通過比較發(fā)現(xiàn)，該系統(tǒng)所描繪的頻率特性曲線與理論波形基本一致。

圖8 實驗所得伯德曲線

圖9 仿真所得伯德曲線圖

6 結(jié)束語

本文通過項目應(yīng)用中現(xiàn)有模擬式掃描儀存在價格昂貴，不能直接得到相頻特性，不能保存輸出系統(tǒng)激勵響應(yīng)采樣值等不便，采用PC104 CPU和FPGA邏輯器件設(shè)計完成了嵌入式頻率特性分析儀，通過大量實驗表明該測試儀測量精度高、反應(yīng)速度快、操作界面友好。采用PC104嵌入式結(jié)構(gòu)，該測試儀能夠廣泛應(yīng)用于PC104控制的場所或?qū)w積要求苛刻的地方，比如航空航天控制領(lǐng)域；采用FPGA技術(shù)，系統(tǒng)控制靈活性更強，方便產(chǎn)品的升級換代和客戶特殊功能定制。

［1］葉朝鋒，崔愛芳，袁燕嶺，等.數(shù)字式電路系統(tǒng)頻率特性分析儀的研制［J］.清華大學(xué)學(xué)報：自然科學(xué)版，2011，51（12）：1792-1795.

［2］伍 玉，夏新凡.頻率特性測試儀的設(shè)計［J］.電子設(shè)計工程，2009，17（2）：30-32.

［3］Bilski P，Winiecki W.A low－cost real－time virtual spectrum analyzer［J］.IEEETransactions on Instrumentation andMeasurement，2007，56（6）.

［4］張?zhí)煲?，?樺，劉家新.虛擬頻率特性測試儀系統(tǒng)的設(shè)計［J］.電測與儀表，2004，41（9）：26-28.

［5］Proakis J G，Manolaki D G.Digital signal processing，4th Edition ［M］.N.J.，2007.

［6］Altera.The Programmable Logic Data Book［Z］.California：Altera Corporation，2000.

［7］Data Sheet of DAC712［Z］.Burr－Brown Corporation，1994.

［8］Data Sheet of ADS7805［Z］.Burr－Brown Corporation，1992.

［9］Djurovic I，Stankovic L.A virtual instrument for time－frequency analysis［J］.IEEE Transactions on IM，1999，486，48（6）.

［10］Yao X X，Lin F.Frequency response computation and error analyses［J］.Journal of Beijing Institute of Technology，1999，8（4）.

Design and Realization of Embedded Frequency Characteristic Analyzer

Shen Jun

（Naval Academy of Armament，Beijing 100161，China）

To reduce cost and achieve digital，integrated and multifunctional，an embedded frequency characteristic analyzer is designed，based on FPGA and adopts the idea of virtual instrument and takes PC104 CPU as the main control unit.By realizing sequential control of D／A and A／D chips via FPGA，the analyzer outputs sine wave among all frequency range，samples the exciting signal as well as output response，also makes storage in system.The analyzer gets the system frequency characteristic through sinusoidal correlation analysis process.Results show that testing waveform compares favorably with theoretical calculated one and the instrument owns high measuring accuracy and speed.The analyzer has friendly man－machine interface，simply operation and wide application.

sinusoidal correlation analysis；frequency characteristic analyzer；PC104；FPGA

1671-4598（2016）08-0310-03

10.16526／j.cnki.11－4762／tp.2016.08.085

：TM935

：A

2016-02-28；

：2016-03-22。

申 軍（1972-），男，山東鄴城人，高級工程師，主要從事嵌入式系統(tǒng)設(shè)計方向的研究。