孟亞峰 朱賽 韓春輝
摘 要: 胚胎型仿生自修復(fù)系統(tǒng)具有實(shí)時(shí)自修復(fù)能力,可用于高可靠性電子系統(tǒng)的設(shè)計(jì)。在設(shè)計(jì)過(guò)程中,其硬件消耗是工程師十分關(guān)心的問(wèn)題。在分析胚胎型仿生自修復(fù)系統(tǒng)結(jié)構(gòu)基礎(chǔ)上,根據(jù)自修復(fù)過(guò)程特征,建立了其系統(tǒng)硬件消耗模型。并以三模冗余自修復(fù)系統(tǒng)為對(duì)比,對(duì)胚胎型仿生自修復(fù)系統(tǒng)的硬件消耗進(jìn)行了仿真分析。分析表明,胚胎型仿生自修復(fù)系統(tǒng)在大規(guī)模、高自修復(fù)能力的電路設(shè)計(jì)中具有優(yōu)越性,且通過(guò)電子細(xì)胞輔助電路的優(yōu)化設(shè)計(jì),可以降低自修復(fù)過(guò)程中的硬件消耗。
關(guān)鍵詞: 電子細(xì)胞輔助電路; 胚胎電子陣列; 硬件消耗; 自修復(fù)能力
中圖分類(lèi)號(hào): TN911?34; TP302.8 文獻(xiàn)標(biāo)識(shí)碼: A 文章編號(hào): 1004?373X(2017)06?0129?04
Abstract: The embryonic bio?inspired self?repairing system has the real?time self?repairing ability, and can be used in the design of the electronic system with high reliability. On the basis of analyzing the structure of the embryonic bio?inspired self?repairing system, the system hardware consumption model was established according to the characteristics of the self?repairing process. In comparison with the triple?modular redundancy self?repairing system, the simulation analysis for the hardware consumption of the embryonic bio?inspired self?repairing system was performed. The analysis results show that the embryonic bio?inspired self?repairing system has superiority in the design of the large?scale circuit with high self?repairing capacity, and can reduce the hardware consumption in the self?repairing process by means of the optimization design of the electronic cell auxiliary circuit.
Keywords: electronic cell auxiliary circuit; embryonic array; hardware consumption; self?repairing ability
0 引 言
胚胎型仿生自修復(fù)系統(tǒng)是受多細(xì)胞生物體結(jié)構(gòu)和胚胎發(fā)育過(guò)程啟發(fā)提出的一種仿生硬件[1?2],與生物體類(lèi)似,具有自檢測(cè)、自修復(fù)能力,可用于航空、航天等領(lǐng)域及復(fù)雜電磁環(huán)境下高可靠性電子設(shè)備的設(shè)計(jì)。
胚胎型仿生自修復(fù)系統(tǒng)自提出以來(lái),研究者對(duì)其系統(tǒng)結(jié)構(gòu)[3?5]、自修復(fù)機(jī)制[6?7]、自修復(fù)實(shí)驗(yàn)[8]等方面進(jìn)行了深入研究,提出了多種系統(tǒng)結(jié)構(gòu)框架[9?12],并實(shí)現(xiàn)了小規(guī)模電路的自修復(fù)實(shí)驗(yàn)。利用胚胎型仿生自修復(fù)系統(tǒng)進(jìn)行電路設(shè)計(jì)時(shí),在一定自修復(fù)能力下,系統(tǒng)硬件消耗是電子工程師十分關(guān)心的問(wèn)題。學(xué)者對(duì)胚胎型仿生自修復(fù)中的硬件消耗研究較少,缺少系統(tǒng)層面的硬件消耗分析,無(wú)法指導(dǎo)胚胎型仿生硬件的應(yīng)用及研究。
本文根據(jù)胚胎型仿生自修復(fù)系統(tǒng)結(jié)構(gòu)及其自修復(fù)原理,建立了系統(tǒng)自修復(fù)實(shí)現(xiàn)中的硬件消耗模型,并與經(jīng)典的三模冗余系統(tǒng)進(jìn)行了硬件消耗對(duì)比。通過(guò)分析,明確了胚胎型仿生自修復(fù)系統(tǒng)的應(yīng)用范圍,對(duì)胚胎型仿生自修復(fù)系統(tǒng)的設(shè)計(jì)和應(yīng)用具有指導(dǎo)意義。
1 胚胎型仿生自修復(fù)系統(tǒng)基礎(chǔ)知識(shí)
1.1 胚胎型仿生自修復(fù)系統(tǒng)
胚胎型仿生硬件是由結(jié)構(gòu)相同的電子細(xì)胞排列而成的均勻二維陣列,因此也被稱為胚胎電子陣列,其結(jié)構(gòu)如圖1所示[13]。胚胎電子陣列中的每個(gè)電子細(xì)胞都是具有一定數(shù)據(jù)處理能力的邏輯單元,由地址產(chǎn)生器、基因庫(kù)、I/O單元、邏輯單元和自檢測(cè)單元(Build?In Test, BIT)組成。地址產(chǎn)生器用來(lái)計(jì)算細(xì)胞在電路中的位置,產(chǎn)生細(xì)胞在電路中的惟一標(biāo)識(shí),細(xì)胞通過(guò)該標(biāo)識(shí)表達(dá)對(duì)應(yīng)基因,執(zhí)行特定的功能;基因庫(kù)存儲(chǔ)整個(gè)電路的所有基因,不同的基因代表不同的電路功能及細(xì)胞連接方式;I/O單元進(jìn)行細(xì)胞與周?chē)?xì)胞的連接控制,在表達(dá)基因配置下控制細(xì)胞與陣列中其他細(xì)胞的信號(hào)交互;邏輯單元執(zhí)行細(xì)胞的邏輯功能,在不同的表達(dá)基因配置下執(zhí)行不同的邏輯功能;BIT在細(xì)胞運(yùn)行過(guò)程中實(shí)時(shí)檢測(cè)細(xì)胞狀態(tài)。
陣列中每個(gè)細(xì)胞根據(jù)自身位置表達(dá)基因庫(kù)中的特定基因,確定I/O單元連接方式及邏輯塊執(zhí)行的邏輯功能,整個(gè)陣列的細(xì)胞一起完成目標(biāo)電路功能。運(yùn)行過(guò)程中,細(xì)胞內(nèi)的BIT模塊實(shí)時(shí)檢測(cè)細(xì)胞狀態(tài),檢測(cè)到細(xì)胞故障時(shí),對(duì)外發(fā)出細(xì)胞故障信號(hào)觸發(fā)修復(fù)機(jī)制,移除故障細(xì)胞,消除故障對(duì)目標(biāo)電路的影響。剩余細(xì)胞重新計(jì)算位置并更新表達(dá)基因,執(zhí)行新的細(xì)胞功能及連接。通過(guò)故障細(xì)胞的移除和正常細(xì)胞的替代,陣列上目標(biāo)電路功能得以維持,完成胚胎電子陣列上目標(biāo)電路的自修復(fù)。
1.2 自修復(fù)過(guò)程及自修復(fù)能力
胚胎型仿生自修復(fù)系統(tǒng)通過(guò)移除故障細(xì)胞,消除故障對(duì)目標(biāo)電路的影響,從而完成自修復(fù)。根據(jù)移除故障細(xì)胞的方式不同,其自修復(fù)方式主要為行/列移除自修復(fù)和細(xì)胞移除自修復(fù),如圖2所示。
行/列移除自修復(fù)指當(dāng)胚胎電子陣列中某個(gè)電子細(xì)胞發(fā)生故障后,移除故障電子細(xì)胞所在的整行/列電子細(xì)胞,故障細(xì)胞所在行/列及其后所有激活行/列的功能向后移一行/列,直至最后使用一個(gè)空閑的行/列,如圖2(b)所示。細(xì)胞移除自修復(fù)指當(dāng)陣列中某個(gè)細(xì)胞單元故障后,移除該故障細(xì)胞,并將該行/列內(nèi)故障單元細(xì)胞及位于故障單元后的細(xì)胞單元的功能后移,直至使用該行/列內(nèi)的空閑細(xì)胞,如圖2(c)所示。電路的自修復(fù)能力(Self?Repair Capacity,SRC)是系統(tǒng)自修復(fù)的重要指標(biāo),表征了電路能夠從故障狀態(tài)修復(fù)到正常狀態(tài)的能力。對(duì)于移除自修復(fù)模式來(lái)說(shuō),電路的自修復(fù)能力即為胚胎電子陣列中冗余行/列資源的數(shù)目。
2 硬件消耗建模
根據(jù)胚胎電子陣列和經(jīng)典的N模冗余自修復(fù)特點(diǎn),考慮自修復(fù)過(guò)程中自修復(fù)能力指標(biāo),進(jìn)行了硬件消耗的建模。
2.1 胚胎電子陣列與FPGA結(jié)構(gòu)比較
FPGA與胚胎電子陣列結(jié)構(gòu)相似,由許多獨(dú)立的可編程邏輯模塊CLB(Configurable Logic Block)排成陣列組成,用戶通過(guò)可編程的互連資源將這些模塊連接起來(lái)構(gòu)成任何復(fù)雜的邏輯電路。
當(dāng)前使用FPGA進(jìn)行目標(biāo)電路設(shè)計(jì)時(shí),電路映射到FPGA基本單元CLB上。CLB中包含多個(gè)Slice,每個(gè)Slice中包括兩個(gè)LUT、兩個(gè)觸發(fā)器和相關(guān)邏輯,不同的CLB間通過(guò)開(kāi)關(guān)盒進(jìn)行連接。
胚胎電子陣列進(jìn)行目標(biāo)電路的實(shí)現(xiàn)時(shí),與FPGA類(lèi)似,目標(biāo)電路映射到電子細(xì)胞上,電子細(xì)胞由LUT,F(xiàn)F,開(kāi)關(guān)盒和基因存儲(chǔ)模塊、自檢測(cè)模塊等組成。在硬件消耗上,相當(dāng)于在FPGA基本單元上增加了基因存儲(chǔ)模塊、自檢測(cè)模塊及控制模塊。
為了在相同級(jí)別上驗(yàn)證目標(biāo)電路的硬件消耗,分別在設(shè)計(jì)的FPGA陣列上和胚胎電子陣列上進(jìn)行目標(biāo)電路的實(shí)現(xiàn)。兩種陣列的功能模塊、開(kāi)關(guān)盒結(jié)構(gòu)相同,陣列上目標(biāo)電路實(shí)現(xiàn)方式相同。
2.2 硬件消耗模型
假設(shè)某電路由m×n個(gè)基本單元組成,每個(gè)單元消耗為ω。電子細(xì)胞在每個(gè)功能單元的基礎(chǔ)上增加了基因存儲(chǔ)、自檢測(cè)及修復(fù)控制電路,設(shè)所增加的輔助電路與原電路的硬件消耗比為α,其值大小取決于電路設(shè)計(jì)水平及自檢測(cè)中故障覆蓋率。則電路由基本邏輯單元組成時(shí),其硬件消耗為mnω;電路由電子細(xì)胞實(shí)現(xiàn)時(shí),其硬件消耗為mnω(1+α)。
(1) N模冗余實(shí)現(xiàn)。電路采用N模冗余實(shí)現(xiàn)時(shí),q個(gè)完全相同的模塊M1,M2,…,Mq通過(guò)可控開(kāi)關(guān)選擇N個(gè)模塊工作,工作模塊的輸出O1,O2,…,ON通過(guò)差錯(cuò)檢測(cè)器檢測(cè)模塊狀態(tài),并使用表決器確定系統(tǒng)的輸出,其結(jié)構(gòu)如圖3所示。當(dāng)檢查到N個(gè)工作模塊中存在故障模塊時(shí),可控開(kāi)關(guān)將故障模塊斷開(kāi),使故障模塊不影響電路的最終輸出,并選擇冗余模塊進(jìn)行工作,保證同時(shí)有N個(gè)正常模塊工作。
使用N模塊冗余實(shí)現(xiàn)系統(tǒng)的自修復(fù)時(shí),若系統(tǒng)自修復(fù)能力指標(biāo)為SRC,需要的模塊數(shù)目q=SRC+N-1。忽略比較器、檢測(cè)器及開(kāi)關(guān)的硬件消耗,其硬件消耗為:
[mnωq=mnωSRC+N-1] (1)
(2) 胚胎電子陣列實(shí)現(xiàn)。電路采用胚胎電子陣列實(shí)現(xiàn)時(shí),若采用列移除自修復(fù)機(jī)制進(jìn)行自修復(fù),則每自修復(fù)一次,需要一個(gè)冗余細(xì)胞。當(dāng)系統(tǒng)自修復(fù)能力指標(biāo)為SRC時(shí),陣列中需要SRC列冗余列,則硬件消耗為:
[mn+SRCω1+α] (2)
由式(1)、式(2)可得,對(duì)于同一目標(biāo)電路,在相同的自修復(fù)能力指標(biāo)要求下,分別采用胚胎電子陣列與N模冗余實(shí)現(xiàn)時(shí),其硬件消耗比P為:
[P=m(n+SRC)ω(1+α)mnω(SRC+N-1)=(n+SRC)(1+α)n(SRC+N-1) =1+SRCn(1+α)SRC+N-1] (3)
3 硬件消耗仿真與分析
由式(3)可以看出,P與目標(biāo)電路列數(shù)n、自修復(fù)能力SRC、電子細(xì)胞輔助電路比例α及N模冗余形式相關(guān)。N模冗余中,N越大其所消耗硬件越大,P值越小。對(duì)于確定的α和SRC,采用三模冗余時(shí)N=3,P值最大,有:
[P=1+SRCn(1+α)SRC+2] (4)
本文以三模冗余為對(duì)比對(duì)象,進(jìn)行胚胎型仿生自修復(fù)系統(tǒng)的硬件消耗分析。
3.1 固定輔助電路比的硬件消耗
當(dāng)目標(biāo)電路列數(shù)n在[10,100]上、自修復(fù)能力SRC在[1,20]上變化,電子細(xì)胞輔助電路比例α分別為0.2,1.0,2.0,3.0,4.0,5.0時(shí),P隨n和SRC的變化如圖4所示。由圖4可以看出,胚胎電子陣列與N模冗余實(shí)現(xiàn)同一目標(biāo)電路時(shí),硬件消耗比P隨著電子細(xì)胞輔助電路比例α的增加而增加,隨著目標(biāo)電路列數(shù)n和自修復(fù)能力SRC的增加而降低。在相同的電子細(xì)胞設(shè)計(jì)水平下,目標(biāo)電路規(guī)模越大、自修復(fù)能力越大,P值越小,胚胎電子陣列的優(yōu)勢(shì)越明顯,這是由于胚胎電子陣列與N模冗余的自修復(fù)特點(diǎn)不同決定的。N模冗余中將故障模塊整塊移除,而胚胎電子陣列中只移除故障細(xì)胞所在列,因此胚胎電子陣列在大規(guī)模、大自修復(fù)能力要求的環(huán)境下優(yōu)勢(shì)更加突出。對(duì)于相同規(guī)模和自修復(fù)能力要求的目標(biāo)電路,α越大,P值越大,且對(duì)規(guī)模較小、自修復(fù)能力要求較低的電路影響較大。當(dāng)[α≥2.0]時(shí),對(duì)于規(guī)模[n≤20]、自修復(fù)能力[SRC≤5]的目標(biāo)電路有[P≥1.0],此時(shí),胚胎電子陣列的硬件消耗大于三模冗余的硬件消耗。但是對(duì)于規(guī)模[n≥20]、自修復(fù)能力[SRC≥10]的目標(biāo)電路,即使[α=5.0],即電子細(xì)胞中輔助電路是細(xì)胞功能電路的5倍,P值依然小于1,即胚胎電子陣列與三模冗余相比依然具有優(yōu)勢(shì)。
3.2 固定電路規(guī)模的硬件消耗
為了進(jìn)一步研究電子細(xì)胞輔助電路比例α對(duì)P的影響,當(dāng)α在[1,20]上、自修復(fù)能力SRC在[1,20]上變化,目標(biāo)電路列數(shù)n分別為10,20,30,50,100,200時(shí)計(jì)算胚胎電子陣列和三模冗余消耗硬件比例P,計(jì)算結(jié)果如圖5所示,圖5中黑色線條為[P=1.0]對(duì)應(yīng)位置。
由圖5可以看出,在相同的輔助電路比α和電路自修復(fù)能力SRC要求下,目標(biāo)電路規(guī)模n越大,P值越小。同時(shí),n越大,使[P<1.0]的α和SRC取值范圍越大。當(dāng)[n=200]時(shí),即使輔助電路比[α=20],即電子細(xì)胞中檢測(cè)、基因存儲(chǔ)、修復(fù)控制電路規(guī)模是邏輯功能規(guī)模的20倍,對(duì)于自修復(fù)能力[SRC>20]的應(yīng)用場(chǎng)合,胚胎電子陣列實(shí)現(xiàn)依然有硬件優(yōu)勢(shì)。
當(dāng)目標(biāo)電路規(guī)模較小時(shí),如[n=10],使[P<1.0]的α和SRC取值范圍較小。此時(shí)若[α>5],即電子細(xì)胞中檢測(cè)、基因存儲(chǔ)、修復(fù)控制電路規(guī)模是邏輯功能規(guī)模的5倍,則胚胎電子陣列相對(duì)于三模冗余沒(méi)有硬件優(yōu)勢(shì)。
通過(guò)對(duì)圖4和圖5的分析可知,對(duì)于大規(guī)模、自修復(fù)能力要求高的目標(biāo)電路,使用胚胎電子陣列實(shí)現(xiàn)時(shí)更具有優(yōu)勢(shì)。同時(shí),電子細(xì)胞中檢測(cè)、基因存儲(chǔ)、修復(fù)控制等輔助電路的設(shè)計(jì)影響胚胎電子陣列的硬件消耗和應(yīng)用范圍,輔助電路比越低,胚胎電子陣列可應(yīng)用范圍越大。在胚胎電子陣列設(shè)計(jì)過(guò)程中,應(yīng)盡量?jī)?yōu)化電子細(xì)胞設(shè)計(jì),降低輔助電路比。
4 結(jié) 語(yǔ)
根據(jù)胚胎型仿生自修復(fù)系統(tǒng)中基本單元——電子細(xì)胞的結(jié)構(gòu)特點(diǎn),并結(jié)合其列移除自修復(fù)機(jī)制,建立了系統(tǒng)硬件消耗模型。在該模型基礎(chǔ)上,對(duì)基于胚胎型仿生自修復(fù)系統(tǒng)的電路硬件消耗進(jìn)行了分析。分析表明胚胎型仿生自修復(fù)系統(tǒng)適用于大規(guī)模目標(biāo)電路、可靠性要求高的應(yīng)用環(huán)境。對(duì)于目標(biāo)電路規(guī)模較小、自修復(fù)能力要求較低的應(yīng)用,胚胎型仿生自修復(fù)系統(tǒng)與傳統(tǒng)的三模冗余相比,在硬件消耗上沒(méi)有優(yōu)勢(shì)。另外,仿生電子系統(tǒng)的硬件消耗與電子細(xì)胞的設(shè)計(jì)水平緊密相關(guān),通過(guò)優(yōu)化電子細(xì)胞設(shè)計(jì),可以有效降低系統(tǒng)硬件消耗。
參考文獻(xiàn)
[1] DE GARIS H. Genetic programming: artificial nervous systems, artificial embryos and embryological electronics [C]// Proceedings of the 1st Workshop on Parallel Problem Solving from Nature. London: Springer, 1990: 117?123.
[2] DE GARIS H. Artificial embryology: the genetic programming of an artificial embryo [M]. New York: Wiley, 1992: 373?393.
[3] MANGE D, SANCHEZ E, STAUFFER A, et al. Embryonics: a new methodology for designing field?programmable gate arrays with self?repair and self?replicating properties [J]. IEEE transactions on very large scale integration (VLSI) systems, 1998, 6(3): 387?399.
[4] THOMA Y, TEMPESTI G, SANCHEZ E, et al. POEtic: an electronic tissue for bio?inspired cellular applications [J]. Biosystems, 2004, 76(1): 191?200.
[5] BREMNER P, LIU Y, SAMIE M, et al. SABRE: a bio?inspired fault?tolerant electronic architecture [J]. Bioinspiration & biomimetics, 2013, 8(1): 1?17.
[6] 張砦,王友仁.基于可靠性分析的胚胎硬件容錯(cuò)策略選擇方法[J].系統(tǒng)工程理論與實(shí)踐,2013,33(1):236?242.
[7] ZHU S, CAI J Y, MENG Y F. A novel embryonics system with evolutionary ability [J]. WSEAS transactions on circuits and systems, 2015, 14: 164?173.
[8] 朱賽,蔡金燕,孟亞峰,等.用于胚胎電子陣列的實(shí)驗(yàn)系統(tǒng)[J].電光與控制,2015,22(4):70?74.
[9] YANG I, JUNG S H, CHO K H. Self?repairing digital system with unified recovery process inspired by endocrine cellular communication [J]. IEEE transactions on very large scale integration (VLSI) systems, 2013, 21(6): 1027?1040.
[10] 李岳,王南天,錢(qián)彥嶺.原核細(xì)胞仿生自修復(fù)電路設(shè)計(jì)[J].國(guó)防科技大學(xué)學(xué)報(bào),2012,34(3):154?157.
[11] 徐佳慶,竇勇,呂啟,等.電子組織:一種具有自適應(yīng)能力的可重構(gòu)仿生硬件結(jié)構(gòu)[J].計(jì)算機(jī)研究與發(fā)展,2012,49(9):2005?2017.
[12] 郝國(guó)鋒,王友仁,張砦.可重構(gòu)硬件芯片級(jí)故障定位與自主修復(fù)方法[J].電子學(xué)報(bào),2012,40(2):384?388.
[13] ZHU S, CAI J Y, MENG Y F, et al. A novel embryonics electronic cell array structure [J]. WSEAS transactions on circuits and systems, 2014, 13: 224?232.