徐 晟， 李心潔， 李雪珺

(1.上海無(wú)線電設(shè)備研究所， 上海 200090；2.空軍駐上海航天局軍事代表室， 上海 200090)

基于微帶線的相位補(bǔ)償方法分析

徐 晟1， 李心潔2， 李雪珺1

(1.上海無(wú)線電設(shè)備研究所， 上海 200090；2.空軍駐上海航天局軍事代表室， 上海 200090)

通過(guò)引入金絲鍵合線等效模型，建立微帶線旁邊增加片式電容并用金絲鍵合線互連后的相位補(bǔ)償電路物理模型。提取金絲鍵合線的并聯(lián)電容、串聯(lián)電感、串聯(lián)電阻等參數(shù)，計(jì)算片式電容的容值參數(shù)，推導(dǎo)相位補(bǔ)償電路物理模型的ABCD矩陣，并轉(zhuǎn)換為[S]矩陣后，通過(guò)計(jì)算S21參數(shù)的角度值，即可得知片式電容對(duì)傳輸微波信號(hào)相位的影響。同時(shí)，通過(guò)仿真試驗(yàn)，驗(yàn)證了該模型建立和推導(dǎo)的正確性。

相位補(bǔ)償； 金絲鍵合線； 等效模型

0 引言

由于現(xiàn)在雷達(dá)系統(tǒng)復(fù)雜性的提高，雷達(dá)系統(tǒng)的回波信號(hào)經(jīng)過(guò)天線后，經(jīng)常需要多路接收通道同時(shí)傳送。但是通道間的固有差異，使得各路接收通道的信號(hào)輸出相位存在不一致性。為此，需要對(duì)相位進(jìn)行補(bǔ)償，以消除通道固有差異對(duì)相位的影響。

通常的相位補(bǔ)償方法是在微波電路中傳輸微波信號(hào)的微帶線側(cè)面增加一片覆銅層，該覆銅層作為一個(gè)片式電容與微帶線間用金絲鍵合線互連，以改變微波電路中傳輸微波信號(hào)的相位。但是該覆銅層尺寸和到微帶線距離對(duì)微波信號(hào)傳輸相位的影響都是由經(jīng)驗(yàn)獲得，再在電路中加以調(diào)試實(shí)現(xiàn)。

本文通過(guò)引入金絲鍵合線等效電路模型，理論推導(dǎo)片式電容經(jīng)金絲鍵合線接入微帶線后，對(duì)整個(gè)微波電路相位的影響，并建立仿真模型進(jìn)行驗(yàn)證。結(jié)果表明，理論推導(dǎo)與仿真結(jié)果相一致，為微波電路中相位補(bǔ)償調(diào)整提供了理論設(shè)計(jì)依據(jù)。

1 金絲鍵合線等效模型

1.1 等效模型

微帶線之間金絲鍵合線互連示意圖，如圖1所示。

基于微帶線的金絲鍵合線等效模型由與兩邊微帶線并聯(lián)的電容Ce、串聯(lián)電感Lb、串聯(lián)電阻Rb等組成，如圖2所示[1-3]。

1.2 模型參數(shù)計(jì)算

對(duì)自由空間中長(zhǎng)度為l，直徑為d的圓形金絲鍵合線，其電感Lb可表示為

(1)

式中：μ0為真空磁導(dǎo)率(μ0=4π×10-7H/m);μr為鍵合線的相對(duì)磁導(dǎo)率(對(duì)于金絲，μr=1)；δ為鍵合線的趨膚深度。

趨膚深度δ的表達(dá)式為

(2)

式中：σ為鍵合線的電導(dǎo)率，對(duì)于金絲，σ=4.098×107s/m；f為鍵合線傳輸信號(hào)的頻率。

串聯(lián)電阻Rb的計(jì)算公式為

(3)

式中：ρ為金絲鍵合線的電阻率。

并聯(lián)電容Ce表示為

(4)

(5)

(6)

(7)

其中：

(8)

式中：h為微帶線基片厚度；W為微帶線導(dǎo)帶的寬度；εr為基片的相對(duì)介電常數(shù)。

2 相位補(bǔ)償電路推導(dǎo)

基于微帶線的相位補(bǔ)償電路是由傳輸信號(hào)的微帶線[4]、微帶線旁的片式電容和金絲鍵合線組成，結(jié)構(gòu)示意圖如圖3所示，物理模型如圖4所示。

在圖4中，θ1是信號(hào)輸入端至金絲鍵合處的微帶線的電長(zhǎng)度，表示為θ1=2πl(wèi)1/λg，λg是微波信號(hào)在微帶線上的傳輸波長(zhǎng)，計(jì)算公式見式(6)。同樣，θ2是金絲鍵合處至信號(hào)輸出端的微帶線的電長(zhǎng)度。Cp為片式電容，其電容值計(jì)算公式表示為

(9)

式中：ε0為真空介電常數(shù)(ε0=1/36π × 10-9F/m)；A為片式電容單極面積。

由金絲鍵合線和片式電容組成的并聯(lián)支節(jié)，在電路中作為并聯(lián)導(dǎo)納，表示為

(10)

其中：

因此，圖4中從信號(hào)輸入至信號(hào)輸出級(jí)聯(lián)網(wǎng)絡(luò)的歸一化ABCD矩陣如下表示[5]：

(11)

式中：yB=YB/Y0，Y0為微帶線的特性導(dǎo)納。

(12)

根據(jù)矩陣[a]至矩陣[S]的轉(zhuǎn)換公式(12)將式(11)轉(zhuǎn)化為矩陣[S]，計(jì)算參數(shù)S21的角度值為Angp1，即為引入片式電容后微波信號(hào)從輸入端傳至輸出端的相位延遲值。

在不引入片式電容的情況下，計(jì)算微波信號(hào)在相同微帶線上傳輸?shù)南辔谎舆t值為

(13)

因此，計(jì)算(Angp1-Angp0)即為片式電容引入的相位補(bǔ)償值。

同理，當(dāng)一個(gè)片式電容不足以對(duì)所需相位進(jìn)行補(bǔ)償時(shí)，可以引入兩個(gè)片式電容，其物理模型如圖5所示。

計(jì)算其歸一化ABCD矩陣為

(14)

根據(jù)轉(zhuǎn)換式(12)，將矩陣[aT2]轉(zhuǎn)換為矩陣[S]，得出參數(shù)S21的角度值，與微帶線本身的相位延遲作比較，算出相位補(bǔ)償值。

3 理論推導(dǎo)與仿真試驗(yàn)比對(duì)

通過(guò)建立仿真模型對(duì)理論推導(dǎo)進(jìn)行驗(yàn)證，仿真模型示意如圖6所示。圖中，微帶線基片厚度h=0.127 mm；相對(duì)介電常數(shù)εr=2.2；特性阻抗Z0=50 Ω；鍵合金絲長(zhǎng)度l=800 μm；直徑d=25 μm；片式電容尺寸為0.3 mm×0.3 mm。若工作頻率為20 GHz，微帶線總長(zhǎng)度為3倍λ/4，兩個(gè)片式電容間隔λ/4。

由理論推導(dǎo)和仿真試驗(yàn)得出的輸入端與輸出端相位延遲比較如表1所示。從中看出，插入1個(gè)或2個(gè)片式電容時(shí)，理論推導(dǎo)算得的相位補(bǔ)償分別為6.5°、13.1°，仿真試驗(yàn)得出相位補(bǔ)償分別為6.8°、14.0°，理論推導(dǎo)的數(shù)據(jù)與仿真試驗(yàn)的數(shù)據(jù)一致性很好。

表1 理論推導(dǎo)和仿真試驗(yàn)數(shù)據(jù)比對(duì)

通過(guò)進(jìn)一步的分析計(jì)算，可以得出以下結(jié)論：多個(gè)片式電容間隔無(wú)需滿足1/4波長(zhǎng)要求；片式電容位置不能離微帶線太遠(yuǎn)，否則過(guò)長(zhǎng)的金絲鍵合線會(huì)增加鏈路的插損，特別在工作頻率提高后。

4 結(jié)論

本文通過(guò)引入金絲鍵合線等效模型，建立由微帶線旁邊增加片式電容并用金絲鍵合線互連后的物理模型，將該模型轉(zhuǎn)換為矩陣[S]后，計(jì)算增加片式電容對(duì)傳輸微波信號(hào)的相位影響。同時(shí)，通過(guò)仿真試驗(yàn)，驗(yàn)證了該模型建立和推導(dǎo)的正確性。因?yàn)榭梢苑奖愕卦谖Ь€旁邊增加片式電容，所以本文的分析對(duì)微波鏈路中靈活的相位補(bǔ)償具有參考作用。

[1] 嚴(yán)偉， 符鵬， 洪偉. LTCC微波多芯片組件中鍵合互連的微波特性[J]. 微波學(xué)報(bào)， 2003， 19(3)： 30-34.

[2] 曾耿華，唐高弟. 微波多芯片組件中鍵合線的參數(shù)提取和優(yōu)化[J]. 信息與電子工程， 2007， 5(1)： 40-43.

[3] 李成國(guó)，牟善祥，張忠傳，等. 基于LTCC技術(shù)的毫米波鍵合金絲的分析與優(yōu)化設(shè)計(jì)[J]. 電子器件， 2007， 30(6)： 2192-2196.

[4] 清華大學(xué)《微帶電路》編寫組. 微帶電路[M]. 北京：人民郵電出版社， 1976： 1-30.

[5] Reinhold Ludwig(著),王子宇，等(譯). 射頻電路設(shè)計(jì)——理論與應(yīng)用[M]. 北京：電子工業(yè)出版社， 2002： 94-129.

Method Analysis of Phase Compensation Based on Microstrip Line

XUSheng1，LIXin-jie2，LIXue-jun1

(1. Shanghai Radio Equipment Research Institute, Shanghai 200090, China；2. The Air Force of Military Representative Office in SAST, Shanghai 200090, China)

The physical model of phase compensation is formed of microstrip line, bonding interconnection wire and chip capacitance. And the equivalent model of bonding interconnection wire consists of the parameters of shunt capacitor, series inductance, series resistor. The computing formulas of these parameters and chip capacitance is provided. Based on these formulas, the ABCD matrix of physical model of phase compensation is deduced. And then the ABCD matrix transforms [S] matrix. Through the parameter ofS21, the phase compensation of chip capacitance will be known. At last, simulation experiment verifies the validity of the deduction.

phase compensation; bonding interconnection wire; equivalent model

1671-0576(2017)01-0021-03

2016-10-12

徐 晟(1980-)，男，碩士，工程師，主要從事射頻微波電路設(shè)計(jì)。

TN830.2

A