江燕良，田曉鵬

(1.許繼電氣技術(shù)中心,許昌 461000；2.許昌市供電公司)

一種數(shù)字接口設(shè)備的FPGA應(yīng)用方案設(shè)計(jì)

江燕良1，田曉鵬2

(1.許繼電氣技術(shù)中心,許昌 461000；2.許昌市供電公司)

針對光纖電流差動(dòng)保護(hù)面臨的時(shí)間同步和誤碼校驗(yàn)等技術(shù)問題，提出了一種數(shù)字接口設(shè)備的FPGA應(yīng)用實(shí)現(xiàn)方案。該方案以改善信息傳輸時(shí)延為切入點(diǎn)，從傳輸方式和碼型轉(zhuǎn)換等方面出發(fā)，減少了信息傳輸?shù)闹虚g環(huán)節(jié)，提高了信息傳輸?shù)目煽啃?。同時(shí)，使用E1芯片進(jìn)行信息編碼的轉(zhuǎn)換和傳輸，改善了信息的傳輸帶寬，很好地解決了誤碼校驗(yàn)精度的問題。

光差保護(hù)；SDH系統(tǒng)；FPGA；E1芯片

引 言

隨著電力通信網(wǎng)絡(luò)的日益完善，光纖通信技術(shù)在電力系統(tǒng)繼電保護(hù)領(lǐng)域的應(yīng)用也越來越廣泛。傳輸容量大、傳輸距離遠(yuǎn)、抗電磁干擾能力強(qiáng)和運(yùn)行可靠性高等天然優(yōu)勢，使其成為電力系統(tǒng)信息傳輸?shù)闹饕侄?。光纖電流差動(dòng)保護(hù)以其穩(wěn)定可靠的光纖傳輸通道保證了電流的幅值和相位可以正確地傳送到對側(cè)。目前光纖大多采用64 Kb 數(shù)字通道，電流差動(dòng)保護(hù)通道中既要傳送電流的幅值，又要傳送時(shí)間同步信號，通道資源緊張，要求數(shù)據(jù)的誤碼校驗(yàn)位不能過長，這樣就影響了誤碼校驗(yàn)的精度[2]。而且光纖復(fù)用接口的實(shí)現(xiàn)需要借助光纖通信系統(tǒng)SDH等同步傳輸網(wǎng)來實(shí)現(xiàn)信息交互保護(hù)。為了保證傳輸?shù)男畔?zhǔn)確、可靠，選用傳輸容量大的E1 (2.048 Mbps)數(shù)字接口，不但很好地解決了誤碼校驗(yàn)精度的問題，而且SDH設(shè)備基本都支持E1接口接入。本文將FPGA與光纖傳輸技術(shù)相結(jié)合，基于FPGA的可擴(kuò)展性強(qiáng)、靈活方便的優(yōu)點(diǎn)，通過硬件編程語言在FPGA內(nèi)部設(shè)計(jì)功能模塊，完成光電轉(zhuǎn)換器與E1芯片之間的傳輸轉(zhuǎn)換。

1 系統(tǒng)概述

光通信接口設(shè)備是光纖縱差保護(hù)實(shí)現(xiàn)信息遠(yuǎn)距離傳輸不可缺少的中間環(huán)節(jié)，它的可靠性直接影響光差保護(hù)系統(tǒng)性能。光差保護(hù)遠(yuǎn)方通信信號轉(zhuǎn)換裝置OTEC-2M是由許繼電氣股份有限公司生產(chǎn)的，是WXH-803/803A、WXH-813/813A等高壓線路保護(hù)裝置的配套產(chǎn)品。保護(hù)裝置將數(shù)據(jù)通過光纖鏈路傳輸?shù)絆TEC-2M，OTEC-2M按照E1信道的通信標(biāo)準(zhǔn)將信號轉(zhuǎn)換成2.048 Mbps 波特率、HDB3編碼方式的電信號，通過同軸電纜傳輸?shù)絊DH網(wǎng)絡(luò)設(shè)備，對側(cè)保護(hù)裝置再通過SDH網(wǎng)絡(luò)實(shí)現(xiàn)數(shù)據(jù)交互。它完成保護(hù)設(shè)備光接口到通信設(shè)備電接口的通信，并實(shí)現(xiàn)2.048 Mbps 傳輸路由的無損傷切換，為繼電保護(hù)設(shè)備的數(shù)據(jù)傳輸提供全透明的傳輸通道。裝置安裝在變電站或電廠的通信機(jī)房內(nèi)，與數(shù)字通信設(shè)備放置在一起，通過75 Ω的同軸電纜與通信設(shè)備的2.048 Mbps 終端相連。光纖與安裝在主控室/保護(hù)室的光纖縱差保護(hù)光纖接口相連接,應(yīng)用方式如圖1所示。

圖1 應(yīng)用方式

2 系統(tǒng)構(gòu)成及工作原理

2.1 系統(tǒng)構(gòu)成

系統(tǒng)的硬件電路主要由如下幾部分組成：

① 電源供電電路,提供系統(tǒng)所需要的5 V、3.3 V和1.2 V電源。

② 時(shí)鐘管理電路，為系統(tǒng)提供一個(gè)穩(wěn)定的時(shí)鐘源。其中FPGA和E1芯片各有一個(gè)獨(dú)立的晶振回路為其提供時(shí)鐘信號，滿足芯片內(nèi)部邏輯功能需要。另外為了保證FPGA和E1芯片之間數(shù)據(jù)收發(fā)同步，將一個(gè)時(shí)鐘信號通過分頻分別提供給FPGA和E1芯片。

③ FPGA控制電路，負(fù)責(zé)E1接口芯片通信中的成幀、解幀、接口通信、硬件配置和控制等。采用Xilinx公司的XC6SLX4-2TQG144芯片作為系統(tǒng)的核心控制器，時(shí)序控制精度高，具備并行處理的能力，實(shí)現(xiàn)方法簡單可靠，無需外部電路便可進(jìn)行編碼方式的切換。

④ E1接口電路，主要負(fù)責(zé)進(jìn)行碼型變換、信號電平變換、接口阻抗匹配、輸出波形形成和時(shí)鐘恢復(fù)等。XRT82D20是EXAR公司生產(chǎn)的E1接口芯片，符合G.703等國際標(biāo)準(zhǔn)規(guī)范，其信號編碼采用HDB3雙極性歸零碼實(shí)現(xiàn)數(shù)據(jù)傳輸。輸入輸出阻抗具有75 Ω、120 Ω兩種模式，輸入電壓也有3.3 V和5 V兩種。一般采用一對同軸電纜實(shí)現(xiàn)非平衡方式傳輸，也可以采用兩對屏蔽雙絞線實(shí)現(xiàn)平衡方式傳輸[3]。

⑤ 光收發(fā)模塊電路，完成光電信號轉(zhuǎn)換并進(jìn)行傳輸。光電轉(zhuǎn)換器選用宇光的GTL9系列光電轉(zhuǎn)換器，光纖的傳輸方式采用單模光纖，根據(jù)傳輸距離的不同，波長可以選用1300/1310 nm或1500/1550 nm兩種[4]，傳輸距離可達(dá)40 km。

2.2 工作原理

OTEC-2M光差保護(hù)遠(yuǎn)方通信信號轉(zhuǎn)換裝置采用E1接口芯片進(jìn)行碼型轉(zhuǎn)換，實(shí)現(xiàn)了FPGA內(nèi)的曼徹斯特碼或1B4B 碼與HDB3 雙極性歸零碼之間的編碼轉(zhuǎn)換，完成光纖轉(zhuǎn)換成E1(2.048 Mbps) 數(shù)字接口。它不能作為一個(gè)獨(dú)立的設(shè)備運(yùn)行，只能與WXH-800系列光纖縱差保護(hù)配合使用。該裝置由光電變換、發(fā)送碼型變換、發(fā)送碼極性轉(zhuǎn)換、收發(fā)終端及接收碼極性轉(zhuǎn)換和接收碼型反變換幾個(gè)部分組成，系統(tǒng)工作原理框圖如圖2所示。光電變換回路實(shí)現(xiàn)光信號和電信號之間的轉(zhuǎn)換，它用于連接OTEC-2M和WXH-813系列縱差保護(hù)裝置光纖接口。碼型變換回路是將保護(hù)側(cè)傳來的光纖編碼信號轉(zhuǎn)換成符合ITU.-G.703的2.048 Mbps同向接口規(guī)約的信號方式。收發(fā)終端實(shí)現(xiàn)與數(shù)字通信設(shè)備2.048 Mbps同向接口的碼型的單、雙極性轉(zhuǎn)換以及電平、阻抗匹配。

圖2 系統(tǒng)工作原理框圖

3 系統(tǒng)設(shè)計(jì)

系統(tǒng)提供單通道的光纖通信接口和E1通信接口，主要由FPGA與E1芯片完成信號傳輸和碼型轉(zhuǎn)換。繼電保護(hù)裝置之間的光纖通道通信方式采用2 Mbps 復(fù)用方式。系統(tǒng)使用75 Ω非平衡同軸電纜延長至集控遠(yuǎn)動(dòng)屏位置，提供BNC接口[5]。系統(tǒng)總體架構(gòu)如圖3所示。

圖3 系統(tǒng)總體架構(gòu)框圖

3.1 硬件設(shè)計(jì)

系統(tǒng)硬件設(shè)計(jì)分為電源供電電路、時(shí)鐘管理電路、E1接口電路和FPGA控制電路。

① 電源供電電路。系統(tǒng)支持DC 220 V、DC 110 V或DC 48 V電壓輸入，通過不同的電源模塊將輸入的電壓轉(zhuǎn)為5 V,然后再由轉(zhuǎn)換芯片將5 V轉(zhuǎn)換為3.3 V和1.2 V，分配到各個(gè)子電路中。電源供電電路主要為E1接口部分、FPGA部分、時(shí)鐘管理部分和外圍接口芯片部分電路供電。

② 時(shí)鐘管理電路。系統(tǒng)選用了兩種工作頻率的晶振芯片，分別為系統(tǒng)輸出2.048 MHz和65.536 MHz的時(shí)鐘信號,其中65.536 MHz的時(shí)鐘信號提供給FPGA芯片，作為時(shí)鐘基準(zhǔn)，用于處理從保護(hù)裝置接收的信號。另外，F(xiàn)PGA還需要給E1接口芯片一個(gè)2.048 MHz 的參考時(shí)鐘，用于恢復(fù)E1接收端的數(shù)據(jù)和同步。為了確保FPGA芯片和E1接口芯片通信時(shí)的時(shí)鐘同步，采用ICS8302時(shí)鐘芯片產(chǎn)生兩個(gè)2.048 MHz的時(shí)鐘信號，分別提供給FPGA和E1芯片。同時(shí)，E1接口芯片還需要一個(gè)2.048 MHz的時(shí)鐘信號來供芯片內(nèi)部邏輯使用。

③ E1接口電路。本文采用的E1接口電路，其輸入阻抗為75 Ω，輸入電壓為3.3 V。E1接口詳細(xì)設(shè)計(jì)電路如圖4所示。

④ FPGA控制電路。系統(tǒng)接收和發(fā)送的數(shù)據(jù)均在FPGA中進(jìn)行處理，除光電轉(zhuǎn)換器完成光電信號轉(zhuǎn)換以及E1芯片完成HDB3編解碼功能外，其他功能均通過FPGA內(nèi)部可編程邏輯實(shí)現(xiàn)。FPGA有三種配置方式：主動(dòng)串行AS配置方式、JTAG配置方式、被動(dòng)串行PS配置方式。對于這三種配置方式，通過設(shè)置FPGA上的 MSEL0、MSEL1兩個(gè)引腳的狀態(tài)進(jìn)行選擇[6]。本文采用主動(dòng)串行AS配置方式，即MSEL0接高電平，MSEL1接地。信號編碼方式(1B4B或曼徹斯特編碼)通過跳針選擇與保護(hù)裝置對應(yīng)的編碼方式來控制。

3.2 FPGA設(shè)計(jì)

FPGA在上電加載程序完成后，對E1芯片進(jìn)行初始化。光纖信號由光電轉(zhuǎn)換器轉(zhuǎn)換成電信號，經(jīng)FPGA內(nèi)部接收模塊處理，再發(fā)送給E1芯片進(jìn)行編碼轉(zhuǎn)換。FPGA程序設(shè)計(jì)功能框圖如圖5所示。具體流程如下：

① 光差信號轉(zhuǎn)換裝置通過光電轉(zhuǎn)換器接收保護(hù)裝置傳輸?shù)墓庑盘?，并將其轉(zhuǎn)換為1B4B或曼徹斯特編碼方式的串行電信號,再通過RD端口進(jìn)行傳輸。FPGA以其內(nèi)部時(shí)鐘為基準(zhǔn)對這些串行信號進(jìn)行采樣，并將采樣的數(shù)據(jù)存入緩存區(qū)FIFO。接收和存儲過程通過狀態(tài)機(jī)實(shí)現(xiàn)，根據(jù)通信協(xié)議設(shè)定的空閑碼實(shí)時(shí)檢測并判斷數(shù)據(jù)是否有效，從而判斷是否存入FIFO。

② FPGA接收時(shí)鐘以內(nèi)部時(shí)鐘為基準(zhǔn)接收緩存區(qū)的數(shù)據(jù)，而發(fā)送時(shí)鐘以本地分頻時(shí)鐘為基準(zhǔn)，考慮到兩種時(shí)鐘可能存在偏差，發(fā)送模塊在緩存區(qū)存儲兩個(gè)字節(jié)的有效數(shù)據(jù)之后再從緩存區(qū)FIFO讀取數(shù)據(jù)并進(jìn)行發(fā)送，同時(shí)將緩存區(qū)的深度設(shè)置足夠大，避免緩存區(qū)同時(shí)讀寫可能導(dǎo)致的空讀或溢出現(xiàn)象。在緩存區(qū)為空的情況下，發(fā)送模塊一直向E1芯片發(fā)送空閑碼。

③ FPGA通過其發(fā)送模塊以分頻得到的2.048 MHz時(shí)鐘為基準(zhǔn)，將待發(fā)送串行數(shù)據(jù)發(fā)送給E1芯片的TData端口。最后，E1接口芯片將E1信道輸入的信號，以分頻得到的2.048 MHz時(shí)鐘為基準(zhǔn)，將信號編碼轉(zhuǎn)換為HDB3碼形式，最后經(jīng)同軸電纜傳輸至SDH主干網(wǎng)絡(luò)。

圖5 FPGA程序設(shè)計(jì)功能框圖

當(dāng)信號進(jìn)行反向傳輸時(shí)，E1信號首先經(jīng)接口變壓器變換后將信號通過RData端口傳輸給FPGA；FPGA將E1線路接口單元傳輸?shù)臄?shù)據(jù)送入時(shí)鐘提取模塊，提取出時(shí)鐘并進(jìn)行處理、接收和緩存，最后傳輸給光電轉(zhuǎn)換器的TD端口。

正向和反向傳輸?shù)拇鎯δK均通過FPGA內(nèi)置FIFO緩存來實(shí)現(xiàn)，F(xiàn)IFO深度可通過判斷標(biāo)志位是否為空以及已存儲數(shù)據(jù)個(gè)數(shù)進(jìn)行配置。正向和反向傳輸功能獨(dú)立，互不影響。它們的緩存模塊均可同時(shí)進(jìn)行讀寫操作，發(fā)送模塊無需等待接收模塊是否已將有效數(shù)據(jù)幀完全接收并存儲完成，便可啟動(dòng)發(fā)送，減少通信延遲。

4 系統(tǒng)測試和分析

4.1 功能測試

為了驗(yàn)證系統(tǒng)是否滿足各項(xiàng)功能以及電磁兼容性能指標(biāo)，首先用示波器對E1接口的輸入和輸出波形進(jìn)行測試。

試驗(yàn)方法：將一臺OTEC-2M裝置和一臺光纖差動(dòng)保護(hù)裝置WXH-803A用尾纖分別連接對應(yīng)的收信和發(fā)信，另外將OTEC-2M連接約5 m長的同軸電纜，電纜兩端分別對應(yīng)裝置的收信和發(fā)信，采用自環(huán)方式。通過觀察、記錄WXH-803A裝置的通道狀態(tài)誤碼率來判斷各種電磁干擾對OTEC-2M的影響。所有試驗(yàn)的干擾等級都是相應(yīng)電壓等級裝置的最高級，實(shí)驗(yàn)過程中WXH-803A裝置的通道狀態(tài)誤碼率保持不變?yōu)楹细?。分別對E1接口芯片的發(fā)送端TTIP和TRING、接收端RTIP和RRING差分信號進(jìn)行波形測量,波形圖如圖6、圖7所示。

圖6 發(fā)送端(TTIP和TRING)波形圖

圖7 接收端(RTIP和RRING)波形圖

4.2 電磁兼容測試

按照同樣的試驗(yàn)方法，對系統(tǒng)進(jìn)行了電快速瞬變、浪涌抗擾度、靜電放電抗擾度、阻尼振蕩磁場、輻射發(fā)射、傳導(dǎo)發(fā)射、振動(dòng)、沖擊和高低溫等試驗(yàn)，并對測試結(jié)果進(jìn)行分析論證。

以上實(shí)驗(yàn)結(jié)果表明，光纖通道里的誤碼數(shù)和丟幀數(shù)并沒有發(fā)生變化，而且裝置無機(jī)械損壞現(xiàn)象，重新上電后功能正常。測試結(jié)果滿足試驗(yàn)要求，系統(tǒng)工作穩(wěn)定。

結(jié) 語

[1] 王芊,金華鋒,石鐵洪,等.用于差動(dòng)保護(hù)的E1速率通信接口[J].電力系統(tǒng)自動(dòng)化,2003,27(7):55-57.

[2] 任亮.光纖通信在電力系統(tǒng)繼電保護(hù)中的應(yīng)用[J].中國新技術(shù)新產(chǎn)品,2010(21):141.

[3] 程曉東.光線保護(hù)接口技術(shù)[J].供用電,2007,24(4):28-30.

[4] 李崢峰,楊曙年,喻道遠(yuǎn),等.繼電保護(hù)中光纖通信技術(shù)應(yīng)用[J].電力自動(dòng)化設(shè)備,2007,27(2)：75-79.

[5] 田新成,尹秀艷.一種處理調(diào)度自動(dòng)化E1通道通信異常的方法[J].電力系統(tǒng)通信,2012,33(7):66-69.

[6] 鐘鴻銳.基于FPGA的E1誤碼測試技術(shù)研究[D].西安:西安電子科技大學(xué),2010.

江燕良(工程師)，主要研究方向?yàn)樽冸娬径卧O(shè)備硬件平臺開發(fā)；田曉鵬(工程師)，主要研究方向?yàn)殡娏ο到y(tǒng)繼電保護(hù)和電力通信。

FPGA Application Scheme Design of Digital Interface Devices

Jiang Yanliang1,Tian Xiaopeng2

(1.Xuji Electrical Technology Center,Xuchang 461000,China;2.Xuchang Power Supply Company)

In view of the optical fiber current differential protection face technical problems such as time synchronization and error checking,a digital interface device FPGA implementation scheme is proposed.The scheme takes the efficiency of information transmission as the breakthrough point,from the transmission way and the type of transform,which reduces the information transmission of the intermediate links,and improves the reliability of information transmission.At the same time,the use of E1 chip to convert the information coding and transmission improves the information transmission broadband,and solves the problem of the error calibration accuracy.

optical differential protection;SDH system;FPGA;E1 chip

TM774；TN913.7

A

?士然

2017-04-28)