姚穎+付明志+秦猛

摘 要：首先分析了基于雙饋?zhàn)兞髌髦骺仉娫碢CB板設(shè)計(jì)中電磁輻射產(chǎn)生的原因，繼而提出了電源電路PCB板抗電磁干擾的設(shè)計(jì)方法。再從電源走線的直流特性、載流能力與溫升等技術(shù)方面出發(fā)提出了電源電路的PCB板設(shè)計(jì)方法和注意事項(xiàng)。以降低電源在正常工作中受到的電磁輻射影響，來保證了電源電路的安全性，并為后續(xù)回路的電源提供了穩(wěn)定的電壓和電流。可用于指導(dǎo)雙饋?zhàn)兞髌鳟a(chǎn)品電源電路PCB板的初期設(shè)計(jì)。

關(guān)鍵詞：雙饋?zhàn)兞髌?電源電路 PCB板 電磁輻射 載流能力

中圖分類號：TN41 文獻(xiàn)標(biāo)識碼：A 文章編號：1674-098X（2017）07（b）-0133-02

目前風(fēng)力發(fā)電作為一種清潔能源在全球范圍內(nèi)得到了廣泛的發(fā)展，其中雙饋?zhàn)兞髌鞯膽?yīng)用很好地提高風(fēng)力發(fā)電效率并得到了廣泛的應(yīng)用。電源電路作為雙饋?zhàn)兞髌髦骺匕宓幕A(chǔ)硬件決定了整個(gè)變流器的穩(wěn)定性。電源電路設(shè)計(jì)不合理不但會(huì)引起電源噪音和電磁輻射，而且對后面電路的有用信號也會(huì)產(chǎn)生干擾，甚至影響整個(gè)電路的性能。另外，如果不了解電源走線的電阻特性以及走線的載流能力還會(huì)造成走線電流設(shè)計(jì)的不匹配，嚴(yán)重時(shí)有可能燒毀板子。因此電源電路PCB板的設(shè)計(jì)對于整個(gè)電路有著至關(guān)重要的作用。

1 電磁輻射的產(chǎn)生和解決方法

雙饋?zhàn)兞髌髦骺仉娫措娐芬呀尤?20V交流電轉(zhuǎn)化為供給光耦的24V直流電壓，供給運(yùn)放的正負(fù)15V電壓和供給一些控制芯片的5V和3.3V直流電壓等。其中間涉及到整流電路、濾波電路、降壓電路等電路而且供電電流相對也比較大。因此相比于其他電路來說，屬于產(chǎn)生電磁干擾比較大的電路。即使電路原理圖設(shè)計(jì)正確，如果PCB電路板設(shè)計(jì)不當(dāng)也會(huì)對電路的可靠性產(chǎn)生不利影響。因此，PCB板設(shè)計(jì)的好壞是電磁兼容性的關(guān)鍵。一般電磁輻射干擾由3部分組成：噪聲源、耦合途徑和受擾設(shè)備。其中發(fā)射控制和噪聲源的控制是降低電磁干擾的關(guān)鍵（如圖1所示），耦合途徑包括傳導(dǎo)耦合和輻射耦合，通過不同的耦合途徑會(huì)產(chǎn)生一些干擾問題。例如：導(dǎo)線之間的互感和分布電容增加、PCB板導(dǎo)線之間的串?dāng)_、印制走線終端的反射干擾、電源線和接地線處理不當(dāng)產(chǎn)生的干擾等。另外就是增加受擾設(shè)備的抗干擾能力。

電源電路是一個(gè)很容易引起電磁輻射的干擾源，要想降低電磁輻射干擾不僅要有合理的器件布局和PCB布線，更重要的是要在空間上進(jìn)行隔離屏蔽、濾波和退耦。一般來說要注意以下幾點(diǎn)。

（1）使用多層電路板：最好的抑制PCB輻射的方法是在輻射原點(diǎn)處進(jìn)行抑制，而不是依靠金屬屏蔽來阻擋發(fā)射。多層電路板的使用恰恰帶來了原點(diǎn)抑制的好處，通過設(shè)置整層的電源面和地平面金屬層來控制輻射能量。在多層PCB中把電源面和地平面放置在相鄰層中，在整個(gè)板上構(gòu)成了一個(gè)天然的大平行板電容器，其電容工作頻率范圍可達(dá)到50MHz，通常對低速電路能提供足夠的退耦，也降低高頻源的分布阻抗。而且相鄰的電源面和地平面可使元件電路間阻抗很低，防止系統(tǒng)電壓和元件間電壓產(chǎn)生過大的跌落。但如果電源面和地平面的電容的自振頻率剛好和其他分立電容的自振頻率相同，就會(huì)引起非常尖銳的諧振，電路在該頻點(diǎn)就如同沒有任何退耦一樣，此時(shí)PCB就成為了一個(gè)很強(qiáng)的輻射源。此時(shí)應(yīng)該另加退耦電容使得諧振峰偏離原來的諧振頻點(diǎn)。多層PCB自諧振頻率一般在200～400Hz之間。由下面的公式可以看出，調(diào)整平面間距或尺寸也可以來改變電容值。

（2）電源的處理：主要采用的是隔離和屏蔽。由于電源走線電流相比其他信號線要較大的多，當(dāng)電流流動(dòng)時(shí)會(huì)產(chǎn)生向外輻射的磁場造成電磁輻射干擾，因此電源線一般要遠(yuǎn)離信號線布線，尤其要考慮到避免干擾到模擬信號和高頻信號。當(dāng)電路中需要多電源供給時(shí)，一般需要用接地線或區(qū)域把每個(gè)電源分離開來避免電源之間的干擾；但在單層PCB中多點(diǎn)接地是不可能的，需要把從一個(gè)電源中引出的電源線和地線同其他的電源線和地線分隔開，這樣有助于避免電源之間的噪聲耦合?？紤]到電源線要承載額定電流的大小，一般情況下PCB板中電源線寬度應(yīng)在0.5～2mm。

（3）地回路的處理：地回路是輻射能量產(chǎn)生和傳播的主要渠道。輻射電流總要經(jīng)過各種通道途徑回到原來的起點(diǎn)處，例如元件、線路、電源平面和地平面等。好的地回路設(shè)計(jì)可以大大消減輻射串?dāng)_。首先要注意數(shù)字地和模擬地之間的分離，模擬地要單點(diǎn)接地使噪聲源與敏感電路分開，在PCB設(shè)計(jì)時(shí)候要做分割使互相之間不產(chǎn)生影響不產(chǎn)生串?dāng)_；其次要注意地線的寬度，盡量將地線加粗使它能通過3倍工作電流。使用完整的地平面是降低PCB阻抗最簡單的辦法，這樣能使整個(gè)電路電感降低很多。另外，要考慮芯片到PCB焊盤的引腳長度，縮短其長度可以降低退耦回路的總體阻抗（如圖2所示）。因?yàn)樵诰o鄰元件的供電引腳用于儲(chǔ)存電流，為了減小引線電感，盡量要靠近元件安放電容。以上其原理都是為了減小環(huán)路面積、減小PCB阻抗，為電磁能量提供一條更好的路徑。

（4）采用分割隔離：分割隔離是指采用物理上的分割來減少不同線間的耦合，一般采用護(hù)溝去除之間相應(yīng)位置的銅皮來實(shí)現(xiàn)隔離的。護(hù)溝起著隔離帶的作用，擋住無關(guān)信號和線條，防止數(shù)字電流進(jìn)入模擬地平面。例如模擬地和數(shù)字地之間僅在一點(diǎn)處連接就是采用的這個(gè)橋接技術(shù)，確保任何跨接模擬區(qū)和數(shù)字區(qū)的信號線通過橋接進(jìn)行連接。電源平面和地線平面區(qū)域間護(hù)溝的最小寬度是0.25mm。其中需要進(jìn)入護(hù)溝的電源只能通過磁珠跨過護(hù)溝進(jìn)行連接，不得使用電感。需要跨過護(hù)溝的地必須是電源線的3倍寬度。

2 電源走線的電阻和溫升對電流的影響

電源電流流過PCB走線時(shí)，由于走線直流電阻的存在會(huì)引起電源電壓跌落和走線上的功耗，情況嚴(yán)重時(shí)可能會(huì)引起供電電源效率下降，系統(tǒng)過熱，甚至引發(fā)系統(tǒng)故障。很大的溫升會(huì)使電路工作不可靠，還會(huì)使絕熱材料發(fā)熱并損壞走線。一般情況下走線的溫升高于周圍環(huán)境溫度后，大致正比于走線中損耗的功率。在設(shè)計(jì)階段，走線的發(fā)熱量應(yīng)不高于環(huán)境溫度10℃。電源走線承載功率的能力取決于其橫截面面積，且和溫升有關(guān)。根據(jù)功率損耗的方程P=I2R，得知走線的載流能力即功耗熱量與電流的平方成正比。溫升與流過電流的時(shí)間間隔成指數(shù)關(guān)系。在大電流符合的情況下，溫度的升高與電阻的依賴關(guān)系相同。導(dǎo)線的熔融電流方程為I=式中，K是由金屬?zèng)Q定常數(shù)；d為導(dǎo)線直徑（英寸）。以18AWG線規(guī)的銅線為例，d=0.0403in，K=10244，則有I=，I=82.9A。溫度升高的影響在電壓源的情形是減小了載流能力，在電流源的情形是增加了功率損耗。

3 結(jié)語

電源電路中不可避免地會(huì)產(chǎn)生一些輻射噪音干擾，會(huì)影響到后面的有用信號線。如果懂得了電源電路PCB的設(shè)計(jì)方法并結(jié)合抗電磁干擾設(shè)計(jì)的準(zhǔn)則，就能夠大大地減少干擾噪音，提高整個(gè)電源電路的效率和穩(wěn)定性、可靠性，能夠保證雙饋?zhàn)兞髌髦骺仉娐返墓╇娦枨?，保障整個(gè)風(fēng)力發(fā)電系統(tǒng)的正常運(yùn)行。因此初期設(shè)計(jì)人員不但要了解電源電路中電磁干擾產(chǎn)生的原因，知道如何去降低PCB的電磁干擾，更應(yīng)該熟知電源走線的直流特性，這是設(shè)計(jì)人員應(yīng)該注意的。

參考文獻(xiàn)

[1] 楊淑英.雙饋型風(fēng)力發(fā)電變流器及其控制[D].合肥：合肥工業(yè)大學(xué)，2007.

[2] 胡明，李大明.傳感器技術(shù)中的噪聲干擾問題及應(yīng)對措施[J].新技術(shù)新工藝，2009（4）：1-3.

[3] 李曉輝.印制線路板設(shè)計(jì)與布局布線（二）[J].安全與電磁兼容，2006（2）：15-18.

[4] 顧海洲，馬雙武.PCB電磁兼容技術(shù)-設(shè)計(jì)實(shí)踐[M].北京：清華大學(xué)出版社，2004：70-71.

[5] Mark Montrose.Printed Circuit Board Design Techniques For EMC Compliance[M].Sensors &：Actuators A，2000：200-203.

[6] 張麗君.印制板設(shè)計(jì)中的抗干擾技術(shù)[J].現(xiàn)代電子，2000， 73（4）：46-49.endprint