藍(lán)春華 張鴻偉 張柏勇

摘要：信號(hào)高頻、高速化發(fā)展對(duì)PCB阻抗精度要求越來越高。常用PCB阻抗測(cè)試模塊設(shè)計(jì)方法缺乏阻抗測(cè)試模塊的精細(xì)化設(shè)計(jì)，因此測(cè)試模塊中的測(cè)量值不能高精度體現(xiàn)出PCB實(shí)際的阻抗值。文章從阻抗線長(zhǎng)度、阻抗線尾部狀態(tài)、阻抗測(cè)試孔隔離環(huán)寬、阻抗線與周邊鋪銅間距共四個(gè)因素設(shè)計(jì)不同的阻抗測(cè)試模塊，研究與實(shí)驗(yàn)PCB阻抗測(cè)試模塊的最佳設(shè)計(jì)。

關(guān)鍵詞：阻抗測(cè)試模塊；阻抗線；阻抗值

Abstract：Signals high frequency， high speed development of PCB impedance accuracy requirements are getting higher and higher.The commonly used PCB impedance test module design method lacks the fine design of the impedance testing module， so the measured values in the test module can not reflect the actual impedance value of PCB.In this article shows four different factors design of impedance test module ：the impedance line length， line tail status， test hole isolation ring width， line and the surrounding copper spacing， study and do Experiments to choice the best disgn for PCB impedance test module.

Key words：Impedance test module； impedance line； impedance value

信號(hào)高頻、高速化發(fā)展對(duì)信號(hào)的完整性要求越來越嚴(yán)格，對(duì)PCB阻抗精度提出更高的要求。承載PCB主要信號(hào)傳遞的是阻抗線部分?；赑CB有效單元內(nèi)的阻抗線難以單獨(dú)測(cè)量，在PCB工作拼版有效單元中設(shè)計(jì)相同條件的阻抗測(cè)試模塊，在PCB蝕刻后和阻焊后對(duì)阻抗測(cè)試模塊測(cè)量。傳統(tǒng)PCB阻抗測(cè)試模塊設(shè)計(jì)在PCB工作拼版的中間位置，為改善阻抗線和阻抗線周邊位置的鍍銅均勻性，通常在阻抗線邊緣設(shè)計(jì)鋪銅，對(duì)測(cè)試模塊中的阻抗線長(zhǎng)短、測(cè)試孔隔離環(huán)寬、鋪銅與阻抗線的間距等工程設(shè)計(jì)方面，缺乏精細(xì)阻抗測(cè)試模塊設(shè)計(jì)，因此測(cè)試模塊中的測(cè)量值不能高精度體現(xiàn)出PCB實(shí)際的阻抗值。本文從阻抗線長(zhǎng)度、阻抗線尾部狀態(tài)、阻抗測(cè)試孔隔離環(huán)寬、阻抗線與周邊鋪銅間距共四個(gè)因素設(shè)計(jì)不同的阻抗測(cè)試模塊，研究與實(shí)驗(yàn)PCB阻抗測(cè)試模塊最佳設(shè)計(jì)，為阻抗PCB工程設(shè)計(jì)優(yōu)化提供依據(jù)。

1 實(shí)驗(yàn)

1.1 實(shí)驗(yàn)工程設(shè)計(jì)

從阻抗線長(zhǎng)度、阻抗線尾部狀態(tài)、阻抗測(cè)試孔隔離環(huán)寬 、阻抗線與周邊鋪銅間距共四個(gè)方面的影響因素，設(shè)計(jì)不同規(guī)格的阻抗測(cè)試模塊，具體如表1所述。

1.2 實(shí)驗(yàn)板設(shè)計(jì)

（1）將以上四種阻抗測(cè)試模塊均設(shè)計(jì)在PCB工程拼版上，同時(shí)板邊設(shè)計(jì)距離有效測(cè)試模塊50mm以上，使各測(cè)試模塊的介質(zhì)厚度、銅厚、線寬、油墨厚度以及DK值都處于相同條件。

（2）四種測(cè)試模塊在板邊、板中均有設(shè)置，防止因板內(nèi)分布不同導(dǎo)致阻抗值偏差。

（3）為防止介質(zhì)厚度不均導(dǎo)致阻抗值偏差，實(shí)驗(yàn)板不采用壓合流程，直接使用雙面板工藝流程。設(shè)計(jì)1.10mm厚度（含銅）的雙面阻抗測(cè)試板實(shí)驗(yàn)，阻抗測(cè)試模塊以50歐姆的單線阻抗為研究對(duì)象。

1.3 實(shí)驗(yàn)材料

選用常規(guī)FR4基板，基板厚度1.10mm，底銅厚度為Hoz，介電常數(shù)值4.56。

1.4 流程設(shè)計(jì)

開料→鉆孔→化學(xué)鍍銅/板電→圖形線路→圖電→蝕刻→阻焊→阻抗測(cè)試。

2 實(shí)驗(yàn)結(jié)果

每種阻抗測(cè)試模塊的50個(gè)測(cè)量數(shù)據(jù)的平均值，與設(shè)計(jì)要求中值對(duì)比，最接近中值得測(cè)試數(shù)據(jù)為最佳設(shè)置條件。實(shí)驗(yàn)板完成阻焊制作后阻抗測(cè)試結(jié)果如表3所述。

3 結(jié)論

通過以上研究與實(shí)驗(yàn)，可以得出以下結(jié)論：

（1）從阻抗測(cè)試模塊的阻抗線長(zhǎng)度的實(shí)驗(yàn)數(shù)據(jù)來看，阻抗線長(zhǎng)度在100mm以上接近阻抗中值，其中125mm最接近中值。

（2）從阻抗測(cè)試模塊的阻抗線狀態(tài)中尾部封閉的阻抗值較接近中值，無明顯影響阻抗差異不大。

（3）從阻抗測(cè)試模塊的四種隔離環(huán)大小，0.20mm的隔離環(huán)阻抗值最接近中值。

（4）從阻抗測(cè)試模塊的鋪銅與阻抗線的間距0.70mm的阻抗，最接近中值。

綜上所述，PCB工作拼版中的阻抗測(cè)試模塊最佳設(shè)計(jì)：阻抗線長(zhǎng)度125mm、測(cè)試孔隔離環(huán)0.20mm，阻抗與銅皮的間距0.70mm。

作者簡(jiǎn)介：藍(lán)春華，研發(fā)部工程師，主要負(fù)責(zé)新產(chǎn)品、新技術(shù)、新工藝開發(fā)以及重點(diǎn)客戶產(chǎn)品導(dǎo)入等工作。