王仲杰

（中國飛行試驗研究院 西安 710089）

基于單片機的PCM語音編碼系統(tǒng)設(shè)計?

王仲杰

（中國飛行試驗研究院 西安 710089）

針對傳統(tǒng)數(shù)字處理信號方案在處理語音編碼中存在性能差和成本高的問題，提出一種基于單片機技術(shù)低功耗、高性能語音編碼系統(tǒng)。借助單片機技術(shù)的優(yōu)勢，同時根據(jù)傳統(tǒng)PCM在語音編碼方面的劣勢，搭建以FPGA為主控芯片的語音編碼控制模塊，并引入ADPCM優(yōu)化算法對語音編碼進行處理，從而大大提高了語音編碼系統(tǒng)的性能，減少了成本，實現(xiàn)了低功耗、高效的語音編碼處理。最后通過仿真和硬件測試，驗證了上述方案設(shè)計的可行性和合理性。

FPGA芯片；ADPCM優(yōu)化算法；語音編碼；硬件設(shè)計；仿真

1 引言

隨著當前計算機技術(shù)和微電子技術(shù)的不斷發(fā)展，數(shù)字技術(shù)也開始飛速發(fā)展，被應(yīng)用在各個不同的行業(yè)和領(lǐng)域，并引發(fā)了數(shù)字系統(tǒng)設(shè)計理念的變革。當前，在數(shù)字信號處理領(lǐng)域之中，大部分采用的是傳統(tǒng)的DSP處理方式，或者是一些專用的集成電力方案。雖然這些方案提高了數(shù)字信號處理的效率，但是還是存在性能差、成本高、開發(fā)周期長等缺點，制約著PCM算法的運行［1］。因此，如何借助現(xiàn)有的微電子技術(shù)完成大規(guī)模數(shù)字運算，并實現(xiàn)語音算法成為當前思考的重點。對此，本文提出一種基于FPGA的單片機語音編碼系統(tǒng)，并注重就實現(xiàn)ADPCM算法的運行進行研究，從而提高當前的數(shù)字化處理效率。

2 FPGA簡介

FPGA，中文全稱為現(xiàn)場可編程門陣列，是在CPLD，EPLD，GAL，PAL等可編程邏輯器件基礎(chǔ)上，逐步發(fā)展和演變而來的，是一種類似于掩膜可編輯門陣列的編程器件。FPGA作為一種半定制的產(chǎn)品，可以根據(jù)設(shè)計的數(shù)字系統(tǒng)要求，進行現(xiàn)場設(shè)置和修改。FPGA器件內(nèi)部結(jié)構(gòu)主要包括可編程邏輯塊（CLB）、I/O可輸入與輸出、PIR互連資源塊等構(gòu)成，具體見圖1所示。

對FPGA芯片的工作原理是通過查找表來實現(xiàn)對器件的可重復(fù)燒寫。而查找表的原理在開發(fā)的數(shù)字邏輯系統(tǒng)中，會計算出相關(guān)的結(jié)果，然后邏輯運算的真值表被事先存入到查找表之中，它的輸入則為邏輯運算的輸入，而它的輸出則為運算結(jié)果。當任何一個信號在輸入到FPGA芯片后，都相當于是直接輸入了某個具體地址來查找表，這個地址對應(yīng)的計算結(jié)果就是輸出結(jié)果。

圖1 FPGA內(nèi)部結(jié)構(gòu)

而對于FPGA的開發(fā)通常都是通過硬件描述性語言Verilog HDL或者是VHDL來進行開發(fā)。這種開發(fā)語言的優(yōu)點在于移植性好；電路與芯片工藝無關(guān)；輸入效率高等特點。

3 ADPCM算法原理

自適應(yīng)差分脈沖編碼調(diào)制（ADPCM），是綜合了自適應(yīng)脈沖編碼調(diào)制（APCM）的自適應(yīng)特性和差分脈沖編碼調(diào)制（DPCM）的差分特性的一種波形編碼算法。該算法具有延遲低、音質(zhì)高等特點，從而在近些年來被廣泛應(yīng)用在數(shù)字語音信號處理方面。通過ADPCM算法，將傳統(tǒng)的16bit的PCM數(shù)據(jù)直接壓縮成大小為4bit的ADPCM數(shù)據(jù)，從而對數(shù)據(jù)進行傳輸和存儲。該編碼算法的核心是隨著信號幅度的不斷變化，通過量化間隔大小的方式進行自適應(yīng)的調(diào)整；通過以前的樣本值去估計接下來的抽樣值，從而讓接下來的抽樣值與實際值更加接近。而這主要利用了信號前后存在相關(guān)性，從而可以通過自適應(yīng)量化間隔的方式來實現(xiàn)對傳統(tǒng)PCM數(shù)據(jù)的壓縮。具體原理則如圖2所示。

圖2 ADPCM編碼原理

其中，Si表示16bit二進制補碼語音信號；Sp為預(yù)測采樣值；d表示與線性輸入Si之間的差值；XP(n-1)上一級的抽樣值；dq表示編碼輸出I被逆化成的差值；Sr差值dq與預(yù)測采樣Sp蘇得到的解碼輸出值。

在圖1的原理中，無論是對語音信號進行編碼還是譯碼，都必須通過更新步長的方式，并借助其工作原理——量化步長索引調(diào)整表及其對應(yīng)的值來實現(xiàn)步長值的更新。

4 編碼系統(tǒng)硬件平臺設(shè)計

要實現(xiàn)ADPCM對語音信息的優(yōu)化處理，搭建有效的硬件平臺是關(guān)鍵，也是基礎(chǔ)。結(jié)合FPGA芯片的特點及編碼系統(tǒng)功能需求，其硬件組成主要包括FPGA主控芯片、仿真接口JTAG、供電電源、LED顯示、語音放大器、串口通信模塊等，具體如圖3所示。

圖3 編碼系統(tǒng)硬件平臺設(shè)計

4.1 主控芯片選擇

為提高該控制系統(tǒng)的運算處理能力，本文選擇XC3S5000系列中的XC3S5000-5FGG676C型號。該系列芯片是由賽靈思推出的一款面向低端市場FPGA系列，具體結(jié)構(gòu)如圖4所示。

圖4 XC3S5000系列芯片內(nèi)部結(jié)構(gòu)

該系列芯片典型的優(yōu)勢在于擁有104個18*18專用乘法器，同時擁有33280slice、104個RAM模塊，大大提供了整體運算性能。

4.2 配置電路設(shè)計

在對FPGA的開發(fā)中，最為關(guān)鍵的一個問題就是硬件配置，必須通過專門的仿真器來實現(xiàn)。在配置體系中，包括仿真器、專門的編程軟件和加載電路。配置模式也包括主串、從串等五種不同模式。本文則選擇常用的主串模式。具體配置電路如圖5所示。

圖5 配置電路設(shè)計

5 ADPCM算法軟件實現(xiàn)

根據(jù)ADPCM算法的原理，其主要是完成對語音信號的處理，即將PCM16bit信號通過壓縮編碼成為4bit的數(shù)據(jù)信號，然后在通過解碼，得到初始的16bitPCM信號。因此，要實現(xiàn)ADPCM信號的處理，主要涉及三個步驟。

5.1 查找表設(shè)計

假設(shè)PCM輸入值為X(n)，前一時刻的預(yù)測值為Y(n-1)，兩者之間的差值為 D(n)，編碼值為C(n)。其中編碼值的具體計算為

而根據(jù)公式（1）可以求解出下一次編碼的量化步長值，具體計算為

同時還必須求取下一次編碼的預(yù)測值，具體計算為

其中，?=step[index]×C(n)/4+step[index]/8，step[index]表示量化步長表當中給出的步長值。具體索引表如表1。

表1 索引表

5.2 編碼流程設(shè)計

在該編碼流程中，需要將16bit的PCM信號轉(zhuǎn)換為4bit的ADPCM語音信息，而對該模塊的實現(xiàn)，是通過調(diào)用前面的查找表來實現(xiàn)的。具體流程設(shè)計則如圖6所示。

圖6 編碼流程設(shè)計

5.3 解碼流程設(shè)計

解碼主要是將4bit的ADPCM語音數(shù)據(jù)轉(zhuǎn)換為16bit的PCM信號，并將其存入到FIFO緩存之中。

6 仿真驗證

為驗證上述編碼和解碼的正確性，采用model?sim對上述的流程進行驗證，從而可以得到如圖8和圖9的結(jié)果。

圖7 解碼流程設(shè)計

圖8 編碼仿真

圖9 解碼仿真

通過上述的仿真可以看出，無論是編碼還是解碼，其產(chǎn)生的波形圖達到了預(yù)想的功能，說明本文設(shè)計的硬件可很好地對語音信號進行預(yù)算，滿足ADPCM算法對信號的處理。

7 結(jié)語

本文結(jié)合FPGA芯片和ADPCM各自的優(yōu)勢，實現(xiàn)了對語音信號的完美編碼和解碼，從而提高了語音信號處理的效率，也實現(xiàn)了一款高效和低成本的系統(tǒng)，為語音編碼的處理提供了參考借鑒。

［1］柯俊霄.采用單片機壓縮編碼的數(shù)碼錄放系統(tǒng)設(shè)計［J］.電子設(shè)計工程，2014，22（5）：124-126.KE Junxiao.Using MCU realize speech compression cod?ing digital recording system design［J］.International Elec?tronic Elements，2014，22（5）：124-126.

［2］裴志兵，胡平平.基于C8051F007的ADPCM語音編碼系統(tǒng)設(shè)計［J］.信息通信，2016（1）：59-61.PEI Zhibing，HU Pingping.The design of ADPCM speech coding system based on C8051F007［J］.Information&Communications，2016（1）：59-61.

［3］劉華.語音聲碼器模型及ADPCM聲碼器仿真［J］.長春師范學(xué)院學(xué)報，2013，32（6）：22-24.LIU Hua.The Model of Speech Codec and the Simulation of ADPCM's Codec［J］.Journal of Changchun Teachers College，2013，32（6）：22-24.

［4］程麗媛，江國棟.采用單片機壓縮編碼的數(shù)碼錄放系統(tǒng)設(shè)計［J］.南京工業(yè)職業(yè)技術(shù)學(xué)院學(xué)報，2013，13（2）：24-27.CHENG Liyuan，JIANG Guodong.Digital Recording Sys?tem Design of Speech Compression Coding Using MCU［J］.Journal of Nanjing Institute of Industry Technology，2013，13（2）：24-27.

［5］徐運武，李艷.基于單片機控制的小型程控交換系統(tǒng)設(shè)計［J］.湖北理工學(xué)院學(xué)報，2013，29（3）：8-12.XU Yunwu，LI Yan.Design of Small Exchange Experi?ment System Based on Single Chip Microcomputer Control［J］.Journal of Huangshi Institute of Technology，2013，29（3）：8-12.

［6］秦源汛，梁維謙，劉潤生.低功耗高速無線傳輸語音采集系統(tǒng)的設(shè)計［J］.電聲技術(shù)，2012，36（1）：51-54.QIN yuanxun，LIANG Weiqian，LIU Runsheng.Design on Wireless Transmission Voice Acquisition System［J］.Au?dio Engineering，2012，36（1）：51-54.

［7］張超，林孝康.基于AMBE2000和CMX7141的數(shù)字對講機基帶系統(tǒng)的設(shè)計［J］.電聲技術(shù)，2012，36（3）：32-35，59.ZHANG Chao，LIN Xiaokang.Design of baseband system for digital interphone based on AMBE2000 and CMX7141［J］.Audio Engineering，2012，36（3）：32-35，59.

［8］王小軍，趙嘎，舒平平，等.基于FPGA的IMA-ADPCM編/解碼器的設(shè)計與實現(xiàn)［J］.云南大學(xué)學(xué)報（自然科學(xué)版），2012，34（4）：415-419.WANG Xiaojun，ZHAO Ga，SHU Pingping，et al.FP?GA-based IMA-ADPCM codec research and design［J］.Journal of Yunnan University（Natural Sciences），2012，34（4）：415-419.

［9］張翎影.數(shù)字對講機中語音編碼的研究與DSP實現(xiàn)［J］.電子制作，2013（16）：66.ZHANG Lingying.Voice Codec Research and DSP Imple?mentation in Digital Intercom［J］.Practical Electronics，2013（16）：66.

［10］馮金金，吳游.基于DSP的音頻信號壓縮通信系統(tǒng)的設(shè)計與實現(xiàn)［J］.信息技術(shù)，2016，40（8）：200-203.FENG Jinjin，WU You.Design and implementation of communication system of audio signal compression based on the DSP［J］.Information Technology，2016，40（8）：200-203.

Design of PCM Speech Coding System Based on Single Chip Microcomputer

WANG Zhongjie
（Chinese Flight Test Establishment，Xi'an 710089）

Aiming at the problem of poor performance and high cost of traditional digital signal processing in speech coding，a low power consumption and high performance speech coding system based on single chip computer is proposed.With the help of SCM technology，build the voice encoding control module with FPGA as the main chip，at the same time according to the traditional PCM in speech encoding disadvantage，ADPCM algorithm is introduced to handle voice encoding，which greatly improves the per?formance of speech encoding system，reducing the cost，the realization of the speech processing of low power consumption，efficient encoding.Finally，the feasibility and rationality of the above scheme design are verified by simulation and hardware testing.

FPGA chip，ADPCM optimization algorithm，speech coding，hardware design，simulation

Class Number TP391

TP391

10.3969/j.issn.1672-9722.2017.12.045

2017年6月9日，

2017年7月31日

王仲杰，男，碩士，高級工程師，研究方向：試飛測試。