張超，張志鵬，劉鐵鋒

一種應用于MCU待機模式的超低功耗LDO設計*

張超，張志鵬，劉鐵鋒

（中國科學院沈陽自動化研究所網(wǎng)絡化控制系統(tǒng)重點實驗室,沈陽110016）

設計了一種應用于MCU待機模式的超低功耗低壓差線性穩(wěn)壓電路（LDO）。采用較少的MOS管以及簡單的結構，只需提供一個15nA的偏置電流，可自產(chǎn)生偏置電壓，無需帶隙基準（Bandgap reference）電路提供基準電壓。針對與主LDO協(xié)同工作的情況設計了輸出級，能有效避免LDO同時工作引起的電源電壓波動。在MCU的待機模式下，可以給上電復位（POR）、喚醒電路（Wakeup）、低功耗振蕩器（LPOSC）、數(shù)據(jù)保持（Data retention）電路提供電源電壓。該電路采用TSMC 0.18μm標準CMOS工藝。經(jīng)過Synopsys Hspice仿真驗證，輸入電壓為3.3V，輸出電壓為1.78V，在-25～125℃溫度范圍內(nèi)溫漂系數(shù)為30ppm/℃。整個LDO電路的整體的靜態(tài)電流只有60nA，版圖尺寸為25μm×38μm。

微控制器；LDO電路；低功耗；待機模式；輸出級；上電復位

1 引言

作為電子設備控制核心的微控制器（Microcontroller Unit，MCU）產(chǎn)品，在物聯(lián)網(wǎng)時代迎來了更廣闊的商機。與此同時，物聯(lián)網(wǎng)應用的新特性也為MCU的發(fā)展帶來了諸多挑戰(zhàn)。為了實現(xiàn)IoT成功，MCU必需具有盡可能高的能效，從而使這些IoT設備可以更長久地工作，具有更多的功能性，或者更小的外形尺寸。無論智能功能是通過使用SoC器件或分立式MCU器件嵌入在設備中，低功耗都至關重要。

為了降低功耗，MCU一般采用多種運行模式，包括工作模式、待機模式等，其中待機模式的功耗直接影響了MCU的使用范圍以及供電電源的使用壽命。為此，設計一種給MCU待機模式下提供內(nèi)部電源的低功耗LDO，采用較少的MOS管以及簡單的結構來實現(xiàn)[1]。

2 LDO的低功耗設計

傳統(tǒng)的低功耗LDO電路[2-7]由帶隙參考電路、差分放大器和電阻分壓網(wǎng)絡等部分組成，其結構如圖1所示。

圖1 傳統(tǒng)LDO電路結構

LDO電路根據(jù)帶隙基準產(chǎn)生的參考電壓VREF產(chǎn)生輸出電壓VOUT，輸出電壓VOUT經(jīng)過反饋電阻R11和R12分壓之后為差分放大器A1的同向輸入端提供反饋電壓VFB，上述反饋電壓VFB的表達式為：

差分放大器A1將參考電壓VREF和反饋電壓VFB進行比較得到差值ΔV并將差值ΔV放大后得到Vdrive，Vdrive用于驅(qū)動功率輸出PMOS晶體管M1的柵極，從而改變通過功率輸出PMOS晶體管M1的電流，使得反饋電壓VFB與參考電壓VREF近似相等，最終使得輸出電壓VOUT的電壓值趨于恒定，如下式所示：

在傳統(tǒng)LDO電路結構中，帶隙參考電路和差分放大器均需要消耗功耗，因此在降低傳統(tǒng)結構的LDO電路功耗時，存在著限制。

芯片工作在待機狀態(tài)時所需要的電流會很小，通常不到1μA，如果在這種情況下采用傳統(tǒng)LDO電路為其供電，可能會出現(xiàn)LDO電路本身消耗的靜態(tài)電流大于芯片本身消耗電流的情況，即使采用文獻[8]所設計的低功耗帶隙基準電路，也不能很好滿足需求。

另外對傳統(tǒng)的LDO電路結構還需要進行補償以保證環(huán)路的穩(wěn)定性，這就使得電路的設計復雜度增加了。

為此設計一種低功耗LDO，不需要額外的帶隙基準電路，只需一個15nA的偏置電流，便可在MCU的待機模式下，給上電復位（POR）、喚醒電路、低功耗振蕩器等提供偏置電流。LDO整體電路的靜態(tài)電流只有60nA。

3 低功耗LDO電路組成及設計

低功耗LDO原理圖如圖2所示。LDO的基準電壓由電流源IREF和兩個二極管D1、D2決定。誤差放大器A1將VREF與VOUT的誤差放大，通過控制調(diào)整管PM1的電流使得VOUT等于VREF。

圖2 低功耗LDO電路原理

低功耗LDO實際電路圖如圖3所示，由基準電壓源、誤差放大器、輸出級三部分組成。

圖3 低功耗LDO電路

基準電壓源由PM1、NM3組成，整個電路只需要15nA的電流源IREF流過PM1和NM3，產(chǎn)生一個基準電壓VREF和電流偏置電壓VBIAS，其中PM1和NM3由二極管連接。產(chǎn)生的VREF電壓可由下式表示：

NM1和NM2組成誤差放大器的差分輸入對管，輸出差分放大信號到PM2和PM3組成的電流鏡，通過電流鏡以及尾電流源NM5，輸出誤差放大信號給由PM4、NM6和R1組成的輸出級，其中PM4為LDO的調(diào)整管，NM6為尾電流源，R1為輸出電阻。最終輸出LDO輸出電壓VOUT并反饋給誤差放大級。

忽略誤差放大級的輸入失調(diào)電壓，并假設誤差放大級和輸出級的增益足夠大，可以得到：

VOUT=VREF （4）

低功耗LDO與主LDO的輸出同時連接在一個輸出電容CL上，如圖4所示。低功耗LDO在MCU芯片中屬于常開電路（Alwayson block）。如何避免低功耗LDO與主LDO切換時產(chǎn)生電壓波動也是需要關注的問題。為此，低功耗LDO的輸出電壓VOUT設計應低于主LDO的輸出電壓，并在輸出級設計了一個尾電流源，保證整個低功耗LDO在正常工作模式下也處于工作狀態(tài)，避免切換LDO時產(chǎn)生啟動延時或啟動過沖。低功耗LDO的功耗較低，為了滿足一定的速度響應要求，調(diào)整管PM9的尺寸設計也應較小，使輸出電流較小。輸出電阻R2作為限流電阻，能有效避免LDO切換時PM9瞬時電流過大的發(fā)生。

圖4 多LDO協(xié)同工作連接示意圖

4 仿真結果

采用臺積電TSMC 0.18μm標準CMOS工藝，輸出電壓VOUT瞬態(tài)仿真結果如5圖所示，可見啟動時間約為700μs，啟動時間較長是由較大的輸出電容引起的。實際芯片在工作中，電容的充電主要是由主LDO完成的，溫度曲線如圖6所示。此處采用的電流源屬于PTAT電流源，而產(chǎn)生基準電壓的

圖6 低功耗LDO輸出電壓與溫度關系圖

5 版圖及流片

采用TSMC 0.18μm CMOS工藝制作低功耗LDO版圖如圖7所示，整個低功耗LDO電路的版圖尺寸為 25μm×38μm，面積為 950 μm2。

圖7 低功耗LDO版圖設計

6 結束語

設計了一種應用于MCU待機模式下的低功耗LDO電路，無需帶隙基準電路，只需提供一個15μA電流源，就可自產(chǎn)生偏置電壓，提供電源電壓為待機模式下的工作電路供電。整個低功耗LDO的靜態(tài)電流只有60nA。針對與其它LDO協(xié)同工作的情況設計了輸出級，能有效避免LDO同時工作引起的電源電壓波動。整個LDO所占版圖面積為25μm×38μm。在輸入電壓為3.3V時，可實現(xiàn)輸出電壓為1.75V，能應用在多工作模式的MCU芯片中。

[1] G.A.Rincon-Mora and P.E.Allen.A Low-Voltage,Low Quiescent Current,Low Dropout Regulator[J].IEEEJournal of Solid-State Circuits,1998,33：36-44.

[2] M.Ho and K.N.Leung.Dynamic bias-current boosting technique for ultra low-power low-dropout regulator in biomedical applications[J].IEEE Trans.Circuits Syst.II,Exp.Briefs,2011,58(3)：174-178.

[3]M.Amayreh,J.Leicht and Y.Manoli.A 200ns Settling Time Fully Integrated Low Power LDORegulator With Comparatorsas Transient Enhancement[J].International Symposium on Circuitsand Systems,2016：494-497.

[4] 王憶,何樂年,嚴曉浪.溫度補償?shù)?0nACMOS電流源及在LDO中的應用[J].半導體學報,2006,27(9)：1657-1662.Wang Yi,He Lenian,Yan Xiaolang.ATemperature Compensation 30nA CMOS Current Source and Its Application in LDO[J].Journal of Semiconductors,2006,27(9)：1657-1662.

[5] Man,T.Y.,and Mok,P.K.T..A high slew-rate push-pull output amplifier for low-quiescent current low-dropout regulators with transient-response improvement[J].IEEE Trans.Circuits Syst.II,2007,9：755-759.

[6] C.Chen,J.Wu,and Z.Wang.150 mA LDO with selfadjusting frequency compensation scheme[J].Electron.Lett.,2011,47(13),767-768.

[7]P.C.Crepaldi,T.C.Pimenta,R.L.Moreno,etal.ALow Power CMOSVoltage Regulator for a Wireless Blood Pressure Biosensor[J].IEEE Trans.Instrum.Meas.,2012,61(3)：729-739.

[8] 楊學碩,陸鐵軍,宗宇.一種用于低功耗LDO的CMOS電壓基準設計[J].電子設計工程,2015,23(22)：98-100.Yang Xueshuo,Lu Tiejun,Zong Yu.A Design of CMOS Voltage Reference for Low Power LDO[J].Electronic Design Engineering,2015,23(22)：98-100.

An Ultra Low-Power LDO for MCU in Standby Mode

Zhang Chao,Zhang Zhipeng,Liu Tiefeng
（Lab.of Networked Control Systems,Shenyang Institute of Automation Chinese Academy of Sciences,Shenyang 110016,China）

An ultra low-power Low-Dropout(LDO)voltage regulator for MCU in standby mode is designed.The LDO generates the reference voltage using fewer transistors and simple structure with a 15nA current reference.The output stage is optimized for working in coordination with main LDO.The LDO provides the power supply for POR,wakeup circuit,low-power oscillator and data retention while MCU works in standby mode.The circuit is simulated in TSMC 0.18μm standard CMOSprocess.By simulation with Hspice,the circuit achieves an output voltage of 1.78V with input voltage of 3.3V.The temperature coefficient is 30 ppm/℃ in temperature range from-25℃ to 125℃.It only consumes a quiescent current of 60nA.The layout of ultra low-power LDO circuit occupies 25μm×38μm.

Microcontroller unit;LDO;Low-power;Standby mode;Output stage;Power-on reset

10.3969/j.issn.1002-2279.2017.06.008

B

1002-2279-（2017）06-0033-04

國家科技重大專項 新一代寬帶無線移動通信網(wǎng)重大專項資助（03專項），高實時WIA-PA網(wǎng)絡片上系統(tǒng)（SoC）研發(fā)與示范應用(編號：2015ZX03003010)

張超（1980—），男，四川省自貢市人，副研究員，碩士，主研方向：模擬集成電路設計。

2017-12-12