盛文巍，王 靜，馬戎燕，關(guān) 宇，劉睿智

(1.北京精密機(jī)電控制設(shè)備研究所, 北京 100076；2.北京臨近空間飛行器系統(tǒng)工程研究所，北京 100076；3.中汽認(rèn)證中心, 北京 100044)

基于數(shù)字與模擬采集同步測(cè)控技術(shù)的研究

盛文巍1，王 靜1，馬戎燕2，關(guān) 宇3，劉睿智1

(1.北京精密機(jī)電控制設(shè)備研究所, 北京 100076；2.北京臨近空間飛行器系統(tǒng)工程研究所，北京 100076；3.中汽認(rèn)證中心, 北京 100044)

當(dāng)前數(shù)字化閉環(huán)控制航天伺服系統(tǒng)測(cè)試時(shí)采用一種基于1553B總線控制和A/D模擬采集的測(cè)控系統(tǒng)設(shè)備，當(dāng)進(jìn)行動(dòng)態(tài)特性測(cè)試時(shí)，1553B與A/D間的啟動(dòng)延遲導(dǎo)致測(cè)試結(jié)果的精度不準(zhǔn)確;為了消除數(shù)?；旌峡刂葡到y(tǒng)下啟動(dòng)零點(diǎn)誤差對(duì)伺服系統(tǒng)動(dòng)態(tài)特性的影響，對(duì)啟動(dòng)零點(diǎn)誤差來源進(jìn)行了分析，在伺服系統(tǒng)1553B總線架構(gòu)數(shù)字化閉環(huán)控制的基礎(chǔ)上，采用基于PXI硬件平臺(tái)的數(shù)字與模擬采集啟動(dòng)零點(diǎn)同步技術(shù)，解決了由于啟動(dòng)同步時(shí)間差導(dǎo)致伺服系統(tǒng)動(dòng)態(tài)特性數(shù)據(jù)處理結(jié)果跳變的問題，大大提高了伺服測(cè)控系統(tǒng)的測(cè)試精度。

數(shù)字與模擬采集；同步；測(cè)控

0 引言

隨著我國(guó)航天伺服產(chǎn)品研制水平的不斷進(jìn)步，數(shù)字化的伺服系統(tǒng)正朝著高可靠性、高效率的方向發(fā)展。在航天伺服系統(tǒng)中，人們對(duì)各類測(cè)試設(shè)備、單機(jī)的性能和可靠性非常重視[1-3]，對(duì)伺服系統(tǒng)的性能要求也越來越高，這就需要一套高精度的伺服測(cè)控系統(tǒng)來保證伺服系統(tǒng)測(cè)試數(shù)據(jù)的準(zhǔn)確度。本文研究的航天伺服測(cè)控系統(tǒng)是基于PXI硬件平臺(tái)的數(shù)字與模擬[4-6]采集啟動(dòng)零點(diǎn)同步技術(shù)的一體化伺服測(cè)控系統(tǒng)。該伺服測(cè)控系統(tǒng)采用具有系統(tǒng)穩(wěn)定性高、板卡接插可靠性高等優(yōu)點(diǎn)的PXI總線工控機(jī)；采用具有抗干擾能力強(qiáng)、雙冗余方式可靠性高、體積小、重量輕、使用更方便等優(yōu)點(diǎn)的1553B總線控制方式；同時(shí)兼容模擬采集進(jìn)行伺服性能測(cè)試。

1 測(cè)控系統(tǒng)技術(shù)要求及存在的問題

基于1553B總線控制和A/D采集[7-8]變換的伺服測(cè)控系統(tǒng)進(jìn)行伺服系統(tǒng)動(dòng)態(tài)特性的測(cè)試時(shí)，傳統(tǒng)測(cè)控軟件采用串行調(diào)用1553B接口卡和A/D采集卡兩種板卡啟動(dòng)函數(shù)的方法來實(shí)現(xiàn)數(shù)據(jù)采集的啟動(dòng)，Windows操作系統(tǒng)下內(nèi)存分頁、設(shè)備中斷、任務(wù)調(diào)度等都有可能造成板卡啟動(dòng)間隔延遲，1553B與A/D間的啟動(dòng)延遲對(duì)動(dòng)態(tài)特性的處理結(jié)果有至關(guān)重要的影響，因此必須設(shè)法保證數(shù)模混合下啟動(dòng)零點(diǎn)的同步。

2 主要研究?jī)?nèi)容及技術(shù)方案

本文介紹的伺服測(cè)控系統(tǒng)是基于網(wǎng)絡(luò)化和數(shù)字總線技術(shù)的自動(dòng)化測(cè)試設(shè)備，經(jīng)過前期協(xié)調(diào)，考慮到環(huán)境布局特點(diǎn)，采用的現(xiàn)場(chǎng)總線式分布控制系統(tǒng)結(jié)構(gòu)。數(shù)據(jù)服務(wù)器位于單元測(cè)試間內(nèi)，集中監(jiān)控伺服系統(tǒng)測(cè)試全過程，發(fā)送控制指令給測(cè)控服務(wù)器，同時(shí)接收測(cè)控計(jì)算機(jī)系統(tǒng)發(fā)回的測(cè)試信息，處理、顯示并可打印輸出。其以PXI總線計(jì)算機(jī)為核心，采用嵌入式內(nèi)置PXI控制器，通過PXI機(jī)箱擴(kuò)展槽上的1553B總線通訊接口卡、總線耦合變壓器及附件、總線電纜等完成與伺服系統(tǒng)的總線通訊，測(cè)試軟件根據(jù)1553B協(xié)議要求設(shè)定為BC工作方式，控制信號(hào)由1553B接口卡通過1553B總線傳輸?shù)较到y(tǒng)控制器上，系統(tǒng)控制器接收到BC指令后經(jīng)過DSP運(yùn)算，D/A輸出、功率放大等環(huán)節(jié)對(duì)伺服產(chǎn)品進(jìn)行控制，根據(jù)產(chǎn)品對(duì)應(yīng)的運(yùn)動(dòng)反饋，系統(tǒng)控制器將采集到的傳感器信號(hào)經(jīng)過內(nèi)部A/D變換同步傳回主總線至主控計(jì)算機(jī)，與此同時(shí)，需要采集模擬信號(hào)通過控制器端模擬信號(hào)接口經(jīng)過轉(zhuǎn)接箱直接傳送至適配箱內(nèi)，部分信號(hào)經(jīng)隔離模塊調(diào)理變換后，最終由模擬電纜送入A/D采集卡完成模擬信號(hào)的采集和處理。計(jì)算機(jī)系統(tǒng)組成如下：1)采用PXI工業(yè)控制計(jì)算機(jī)。2)64通道單端/32通道差分輸入通道PXI數(shù)據(jù)采集卡。3)1～4通道多功能1553B總線接口卡。

該伺服測(cè)控系統(tǒng)的設(shè)計(jì)研制首要解決的問題就是克服數(shù)?；旌峡刂葡到y(tǒng)下啟動(dòng)零點(diǎn)誤差(以下簡(jiǎn)稱啟動(dòng)零點(diǎn)誤差)對(duì)伺服系統(tǒng)動(dòng)態(tài)特性的影響。

2.1 啟動(dòng)零點(diǎn)誤差對(duì)動(dòng)態(tài)特性的測(cè)試結(jié)果影響分析

在基于1553B的伺服系統(tǒng)測(cè)試中，測(cè)試儀通過1553B總線向伺服系統(tǒng)控制器發(fā)送測(cè)試項(xiàng)目指令信號(hào)，伺服系統(tǒng)控制器收到數(shù)字指令后輸出伺服閥控制電流控制伺服作動(dòng)器動(dòng)作，并根據(jù)伺服作動(dòng)器反饋閉環(huán)[9-10]運(yùn)算調(diào)整對(duì)伺服作動(dòng)器的實(shí)際控制指令。伺服系統(tǒng)測(cè)試結(jié)構(gòu)圖如圖1所示。

圖1 伺服系統(tǒng)測(cè)試結(jié)構(gòu)圖

伺服系統(tǒng)測(cè)試過程中，測(cè)試儀只能采集到伺服作動(dòng)器的模擬量反饋信號(hào)，而無法采集到伺服系統(tǒng)控制器實(shí)際發(fā)出的模擬量控制信號(hào)。在進(jìn)行伺服系統(tǒng)動(dòng)態(tài)特性測(cè)試時(shí)，只能使用通過1553B總線傳輸?shù)臄?shù)字指令信號(hào)作為參考信號(hào)與作動(dòng)器模擬量反饋信號(hào)進(jìn)行數(shù)據(jù)處理運(yùn)算。

設(shè)A/D采集卡和1553B接口卡的啟動(dòng)時(shí)間差為△t(ms)，動(dòng)態(tài)特性測(cè)試信號(hào)頻率為ω(rad/s)，則由啟動(dòng)時(shí)間差產(chǎn)生的理論相位滯后△θ(°)為：

△θ= (360 × △t×ω) / (1000 × 6.28)

(1)

由△θ的計(jì)算公式可知，誤差和△t與ω的乘積成正比關(guān)系。因動(dòng)態(tài)特性測(cè)試的頻率點(diǎn)是固定的，所以△θ與△t成正比關(guān)系。

在上述伺服系統(tǒng)測(cè)試結(jié)構(gòu)下，A/D采集卡和1553B接口卡的啟動(dòng)同步時(shí)間差是影響伺服系統(tǒng)動(dòng)態(tài)特性測(cè)試精度的重要因素。以往伺服產(chǎn)品測(cè)試過程中，由于沒有采用啟動(dòng)零點(diǎn)同步技術(shù)，會(huì)出現(xiàn)伺服系統(tǒng)動(dòng)態(tài)特性數(shù)據(jù)處理結(jié)果跳變的情況，需要對(duì)歷史數(shù)據(jù)進(jìn)行分析篩選，嚴(yán)重影響了工作效率。

2.2 啟動(dòng)零點(diǎn)誤差來源分析

目前，因?yàn)楦鱾€(gè)板卡廠商生產(chǎn)的A/D采集卡和1553B接口卡均為單一需求設(shè)計(jì)，即每種板卡有獨(dú)立的函數(shù)調(diào)用接口，所以在伺服系統(tǒng)測(cè)試軟件的設(shè)計(jì)過程中一般采用串行調(diào)用兩種板卡啟動(dòng)函數(shù)的方法來實(shí)現(xiàn)數(shù)據(jù)采集的啟動(dòng)。

設(shè)A/D采集卡和1553B接口卡的啟動(dòng)時(shí)間差在理想模型中為△t1，在現(xiàn)實(shí)模型中為△t，下面分別在兩種模型條件下對(duì)誤差來源進(jìn)行分析。

理想模型下△t1分析：

理想模型定義：

執(zhí)行兩種板卡的啟動(dòng)函數(shù)期間無任何硬件中斷需要處理。

操作系統(tǒng)為單任務(wù)模型，不會(huì)發(fā)生線程調(diào)度切換。

測(cè)控計(jì)算機(jī)CPU主頻為GHz級(jí)別，執(zhí)行單條匯編語句時(shí)間不大于5 ns。

測(cè)控計(jì)算機(jī)CPU使用32 bit 33 MHz PCI總線與板卡通訊。

調(diào)用板卡啟動(dòng)函數(shù)前已完成板卡的所有設(shè)置工作。

理想模型條件下，△t1為CPU執(zhí)行啟動(dòng)第一塊板卡后從系統(tǒng)內(nèi)核返回所需的匯編代碼和啟動(dòng)第二塊板卡所需的匯編代碼的時(shí)間之和。測(cè)試程序調(diào)用板卡啟動(dòng)函數(shù)時(shí)，將調(diào)用操作系統(tǒng)WriteFileW或DeviceIoControl函數(shù)通過軟件中斷進(jìn)入內(nèi)核，經(jīng)運(yùn)行于內(nèi)核層的板卡驅(qū)動(dòng)程序?qū)遢d寄存器中啟動(dòng)位置1，板卡啟動(dòng)過程如圖2所示。

圖2 板卡啟動(dòng)過程圖

由于在圖2所述的啟動(dòng)過程中，板卡動(dòng)態(tài)庫啟動(dòng)函數(shù)WriteFileW或DeviceIoControl函數(shù)進(jìn)入操作系統(tǒng)內(nèi)核以及系統(tǒng)內(nèi)核進(jìn)行驅(qū)動(dòng)請(qǐng)求分發(fā)的匯編代碼數(shù)量未知，無法精確計(jì)算△t1，所以將在現(xiàn)實(shí)模型條件下通過試驗(yàn)和概率分布對(duì)理想模型下△t1進(jìn)行估算。

現(xiàn)實(shí)模型下△t分析：

現(xiàn)實(shí)模型定義：

執(zhí)行兩種板卡的啟動(dòng)函數(shù)期間硬件中斷需進(jìn)行處理。

操作系統(tǒng)為Windows XP多任務(wù)模型，會(huì)發(fā)生時(shí)間片輪轉(zhuǎn)的線程調(diào)度切換。

其他條件同理想模型。

執(zhí)行兩種板卡的啟動(dòng)函數(shù)期間可能發(fā)生的硬件中斷有：時(shí)間中斷、輸入/輸出外設(shè)中斷、DMA傳輸中斷、CPU運(yùn)算錯(cuò)誤中斷等。由于Windows XP操作系統(tǒng)無法完全屏蔽硬件中斷，所以在僅有硬件中斷發(fā)生的條件下，設(shè)處理中斷所需的時(shí)間為t，則：

△t= △t1+t

(2)

此外Windows XP操作系統(tǒng)的多任務(wù)調(diào)度算法是基于時(shí)間片輪轉(zhuǎn)的優(yōu)先級(jí)調(diào)度，線程的優(yōu)先級(jí)越高只能代表線程獲得新的時(shí)間片的概率越大，但當(dāng)本次時(shí)間片結(jié)束時(shí)，當(dāng)前線程必須讓出CPU控制權(quán)，等待下一次獲得時(shí)間片。所以，啟動(dòng)兩種板卡的過程中，一旦發(fā)生了線程調(diào)度，則△t的數(shù)值將達(dá)到操作系統(tǒng)線程調(diào)度的耗時(shí)級(jí)別，約為毫秒級(jí)。

為了摸清現(xiàn)實(shí)模型下△t的分布情況，進(jìn)行了以下試驗(yàn)：

將測(cè)試儀與伺服產(chǎn)品連接，進(jìn)行動(dòng)態(tài)特性測(cè)試，最終將采集到的伺服作動(dòng)器反饋與理論信號(hào)進(jìn)行相關(guān)計(jì)算。

將如上描述的試驗(yàn)進(jìn)行40遍，每遍動(dòng)態(tài)特性測(cè)試共設(shè)15個(gè)頻率點(diǎn)，每個(gè)頻率點(diǎn)測(cè)試開始時(shí)均需重新啟動(dòng)兩種板卡，使用啟動(dòng)兩種板卡前后CPU內(nèi)時(shí)鐘寄存器的差值作為△t的實(shí)際數(shù)值，試驗(yàn)結(jié)果如表1所示，各頻率點(diǎn)在最短△t與最長(zhǎng)△t相位比較如表2所示。

表1 △t試驗(yàn)結(jié)果表

表2 最短△t與最長(zhǎng)△t相頻比較表

根據(jù)上述試驗(yàn)，可以得知△t1約為20 μs，小于最小A/D周期100 μs一個(gè)數(shù)量級(jí)，不影響動(dòng)態(tài)特性測(cè)試最終的數(shù)據(jù)處理結(jié)果。但△t最長(zhǎng)達(dá)到2.5 ms，影響測(cè)試精度基本在8%左右，嚴(yán)重影響了動(dòng)態(tài)特性測(cè)試的數(shù)據(jù)處理結(jié)果。△t的概率分布圖如圖3所示。

圖3 △t概率分布圖

2.3 解決方案

根據(jù)上述啟動(dòng)零點(diǎn)誤差來源分析，造成啟動(dòng)零點(diǎn)誤差的原因是操作系統(tǒng)的任務(wù)調(diào)度和分層函數(shù)調(diào)用帶來的時(shí)間開銷，任何軟件設(shè)計(jì)方案均無法繞過操作系統(tǒng)徹底解決該問題，所以該伺服測(cè)控系統(tǒng)使用PXI硬件同步的方式攻克該技術(shù)難關(guān)。

硬件同步解決方案立足于從根本上解決出現(xiàn) △t的原因，吉布以來軟件編程實(shí)現(xiàn)多塊板卡之間的啟動(dòng)同步，而采用PXI系統(tǒng)TTL觸發(fā)總線來對(duì)兩塊板卡進(jìn)行強(qiáng)制同步。

NI在1997年開發(fā)并發(fā)布了PXI規(guī)范，1998年將其推出成為一種開放的工業(yè)規(guī)范，以滿足日益增長(zhǎng)的復(fù)雜儀器系統(tǒng)需求。PXI中將PCI(Peripheral Component lnterconnect,外圍組建互聯(lián))電器總線與 CompactPCL中堅(jiān)固的，模塊化的歐式機(jī)械封裝結(jié)合在一起，并增加了專門的同步總線和一些關(guān)鍵的軟件性能。PXI還增加了一些機(jī)械，電氣和軟件方面的性能，定義了用于測(cè)試測(cè)量、數(shù)據(jù)采集、生產(chǎn)制造等應(yīng)用的完整系統(tǒng)。這些系統(tǒng)為生產(chǎn)測(cè)試、軍事和航空航天、機(jī)器監(jiān)測(cè)、自動(dòng)化和工業(yè)測(cè)試等應(yīng)用提供服務(wù)。

基于PXI規(guī)范的工控機(jī)機(jī)箱中具有高性能的 PXI背板，該背板包括33 Mhz 32 bit PCI總線，定時(shí)總線以及觸發(fā)總線。PXI模塊化儀器系統(tǒng)中增加了專用的10 MHz系統(tǒng)參考時(shí)鐘、PXI觸發(fā)總線、星形觸發(fā)總線和槽與槽之間的局部總線，如圖4所示，從而在保持 PCI總線所有優(yōu)勢(shì)的同時(shí)，能夠滿足高級(jí)定時(shí)、同步和相鄰槽直接通信等應(yīng)用中的需求。

圖4 PXI總線結(jié)構(gòu)圖

硬件設(shè)計(jì)方案的實(shí)現(xiàn)方法是：1553B接口卡在調(diào)用啟動(dòng)函數(shù)后處于等待觸發(fā)狀態(tài)，A/D采集板卡則在采集啟動(dòng)的同時(shí)通過PXI觸發(fā)總線向1553B接口卡發(fā)送一個(gè)TTL電平脈沖，觸發(fā)1553B接口卡的總線輸出，完成兩塊板卡的啟動(dòng)同步，方案結(jié)構(gòu)如圖5所示。

圖5 硬件方案結(jié)構(gòu)圖

由于PXI_BUS部分的觸發(fā)信號(hào)電平為5 V，而板卡FPGA部分的電平為3.3 V，使用SN74ALVC164245芯片進(jìn)行電平轉(zhuǎn)換，PXI觸發(fā)信號(hào)電平轉(zhuǎn)換電路如圖6所示。板卡FPGA內(nèi)置控制邏輯軟件，控制該芯片的1DIR管腳，通過高低電平設(shè)置板卡的輸入/輸出方向，A/D采集板卡1DIR設(shè)為低電平，1553B接口卡設(shè)為高電平，在初始化的采用SetPXITriggerlineOutput函數(shù)配置A/D采集板卡的啟動(dòng)信號(hào)輸出到PXI背板Trigger線上，1533B接口卡用CfgDigEdgeTrig函數(shù)配置為用PXI背板Trigger出發(fā)啟動(dòng)，并且所有卡配置時(shí)鐘時(shí)都用PXI背板的10 M始終作為采集時(shí)鐘，這樣就實(shí)現(xiàn)了同步啟動(dòng)并且同步采集的功能。以一塊A/D采集板卡(主卡)和1553B接口卡(從卡)為例同步工作流程如下：

1)配置兩塊卡時(shí)鐘源均為PXI背板的10 M時(shí)鐘作為采集時(shí)鐘。

2)配置主卡觸發(fā)輸出到PXI總線的Trigger。

3)配置從卡位外觸發(fā)，并選擇觸發(fā)源為Trigger。

4)啟動(dòng)主卡，信號(hào)經(jīng)由FPGA內(nèi)置控制邏輯輸出到PXI總線到Trigger上。

5)從卡收到啟動(dòng)信號(hào)后，由于啟動(dòng)信號(hào)是FPGA片內(nèi)行為，幾乎不存在延時(shí)，從卡與主卡同一時(shí)間開始工作。

圖6 觸發(fā)信號(hào)轉(zhuǎn)換電路圖

3 試驗(yàn)結(jié)果與分析

該解決方案中存在的板卡的啟動(dòng)時(shí)間差等于1553B接口卡收到觸發(fā)信號(hào)到實(shí)際啟動(dòng)1553B指令輸出的時(shí)間，該時(shí)間可以通過示波器捕獲PXI總線上的觸發(fā)信號(hào)和1553B總線的消息波形計(jì)算獲得，結(jié)果如圖7所示，從觸發(fā)信號(hào)上升沿80%處至1553B第一個(gè)數(shù)據(jù)字波形下降沿的時(shí)間約為7.2 μs，遠(yuǎn)小于A/D最小采樣周期100 μs，對(duì)測(cè)試精度的影響可以忽略不計(jì)。

圖7 示波器捕獲的觸發(fā)信號(hào)和1553B接口卡輸出波形

該伺服測(cè)控系統(tǒng)采用啟動(dòng)零點(diǎn)同步技術(shù)后，仍然保留了原

來不使用同步技術(shù)的調(diào)用方式，在只有1553B總線進(jìn)行控制時(shí)使用啟動(dòng)零點(diǎn)同步技術(shù)，保證了伺服測(cè)控系統(tǒng)使用的靈活性。

試驗(yàn)結(jié)果表明，PXI硬件觸發(fā)時(shí)序能夠改變軟件觸發(fā)帶來的伺服動(dòng)態(tài)特性測(cè)試概率性誤差為固定量級(jí)誤差，誤差范圍不影響動(dòng)態(tài)特性計(jì)算精度，提高了基于1553B總線的伺服系統(tǒng)動(dòng)態(tài)特性測(cè)試的精度。

4 結(jié)論

本文通過對(duì)基于1553B總線的伺服系統(tǒng)測(cè)試儀動(dòng)態(tài)測(cè)試精度進(jìn)行分析，找出了在無模擬指令反饋條件下影響動(dòng)態(tài)特性測(cè)試精度的主要因素，并設(shè)計(jì)了基于PXI平臺(tái)的數(shù)?；旌蠁?dòng)零點(diǎn)同步技術(shù)方案，經(jīng)理論分析和驗(yàn)證，該方案能夠在1553B數(shù)字總線和A/D采集聯(lián)合測(cè)試條件下，有效的保證伺服系統(tǒng)動(dòng)態(tài)測(cè)試的精度，為伺服產(chǎn)品性能分析提供了更加有效的數(shù)據(jù)支撐。對(duì)基于1553B總線的伺服測(cè)控系統(tǒng)的研制具備指導(dǎo)意義，提高了測(cè)控系統(tǒng)的研發(fā)水平。

[1] 張志成, 張合新. 基于PXI總線的導(dǎo)彈伺服機(jī)構(gòu)測(cè)試系統(tǒng)[J]. 計(jì)算機(jī)測(cè)量與控制, 2006, 14(12): 1657-1659.

[2] 岳 超, 董國(guó)才, 喻 戈, 等. 基于RTX的導(dǎo)彈半實(shí)物仿 真系統(tǒng)設(shè)計(jì)[J]. 彈箭與制導(dǎo)學(xué)報(bào), 2016, 36(1): 19-22.

[3] 劉 曄, 鐔雄師, 陳 然,等. 裝甲車車載設(shè)備絕緣電阻與開關(guān)導(dǎo)通狀態(tài)測(cè)試儀的研發(fā)[J]. 中國(guó)測(cè)試, 2013, 39(4): 69-72.

[4]陳 侃, 馮 琳, 賈 林,等.基于RTDS的光伏并網(wǎng)數(shù)字物理混合實(shí)時(shí)仿真平臺(tái)設(shè)計(jì)[J]. 電力系統(tǒng)保護(hù)與控制, 2014, 42(3): 42-48.

[5]朱藝穎. 電力系統(tǒng)數(shù)?；旌戏抡婕夹g(shù)及發(fā)展應(yīng)用[J]. 中國(guó)電力科學(xué)研究院, 2015, 36(12): 42-47.

[6]李光輝, 何國(guó)慶, 郝木凱, 等. 基于NI-PXI微電網(wǎng)多模式數(shù)?；旌戏抡嫫脚_(tái)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 電力系統(tǒng)保護(hù)與控制, 2015, 43(20): 107-113.

[7]賈金艷, 陳海峰, 丁炳源,等. 彈內(nèi)高速1553B總線RT端軟件設(shè)計(jì)與應(yīng)用[J]. 計(jì)算機(jī)測(cè)量與控制, 2016, 24(1): 162-167.

[8]朱習(xí)松, 王健軍, 劉士全. 基于FPGA和64843的1553B總線應(yīng)用[J]. 電子質(zhì)量, 2016(03): 60-63.

[9]顧慧杰, 王 彬, 趙旋宇, 等. 多級(jí)控制中心全局電網(wǎng)潮流計(jì)算及閉環(huán)控制仿真系統(tǒng)[J]. 電力系統(tǒng)保護(hù)與控制, 2014, 42(17): 52-59.

[10]裴福俊, 張 博, 張 博. 數(shù)字閉環(huán)光纖陀螺的死區(qū)分析和抑制方案研究[J]. 計(jì)算機(jī)測(cè)量與控制, 2014,22(4): 1254-1256.

Research of Measurement and Control System Based on Digital and Analog Acquisition Synchronization

Sheng Wenwei1,Wang Jing1,Ma Rongyan2,Guan Yu3,Liu Ruizhi1

(1.Beijing Research Institute of Precise Mechatronic Controls,Beijing 100076,China;2.Beijing Institute of Nearspace Vehicle’s Systems Engineering,Beijing 100076,China;3.China Automobile Certification Center,Beijing 100044,China)

when testing the digital closed-loop control aerospace servo system we use a measurement and control system based on 1553B bus control and A/D analog acquisition. When dynamic characteristics test is performed,the initiation delay between 1553B and A/D leads to inaccurate test results. In order to eliminate the influence of synchronization error on the dynamic characteristics of the servo system under the mixed control system, the reasons for the error of the starting point is analyzed,Combined with the characteristics of the digital closed-loop control servo system bus architecture,the measurement and control system introduced in this paper adopts the digital and analog acquisition zero synchronization technology based on PXI hardware platform.It overcomes the influence of synchronization error on the dynamic characteristics of the servo system under the mixed control system.It also improves the test accuracy.

digital and analog acquisition;synchronization;measurement and control.

2017-05-14；

2017-05-25。

盛文巍(1986-)，男，山東蓬萊人，碩士，工程師，主要從事測(cè)控軟件設(shè)計(jì)與開發(fā)方向的研究。

1671-4598(2017)12-0030-04

10.16526/j.cnki.11-4762/tp.2017.12.008

TP273

A