葉先萬(wàn) 吳松和 何仲濤 蘭潤(rùn)琦 劉聰鑫

摘要：隨著電子科學(xué)技術(shù)的不斷發(fā)展，幅頻特性測(cè)試技術(shù)在通信、雷達(dá)等領(lǐng)域有廣泛的應(yīng)用。文章自主設(shè)計(jì)并制作了基于快速傅立葉變換技術(shù)的幅頻特性測(cè)試裝置，能夠?qū)π盘?hào)的頻率及幅度信息進(jìn)行有效分析。該裝置系統(tǒng)兼顧軟硬件協(xié)同工作，既能夠提供硬件電路的可重配性，也兼具軟件的靈活性，具有很好的學(xué)習(xí)價(jià)值。

關(guān)鍵詞：DDS;可控增益;幅頻特性

1 總體設(shè)計(jì)

本系統(tǒng)針對(duì)當(dāng)前幅頻測(cè)試裝置對(duì)可控成本的亟需采用了基于AD9851芯片的信號(hào)發(fā)生器，在1MHz到40MHz頻率范圍內(nèi)，生成1MHz步進(jìn)的信號(hào)，使其通過(guò)AD603放大器進(jìn)行A/D轉(zhuǎn)換，在嵌入式異構(gòu)計(jì)算ICORE平臺(tái)上，結(jié)合FPGA高性能處理性能，實(shí)現(xiàn)并行FFT運(yùn)算，再與ARM配合組成雙核心系統(tǒng)板，對(duì)信號(hào)進(jìn)行處理，顯示出信號(hào)隨頻率變化的規(guī)律，最后傳送到示波器中，顯示輸出信號(hào)的幅頻特性。

整體方案采用掃頻法。其原理為使信號(hào)源輸出的頻率按特定規(guī)律自動(dòng)連續(xù)并且周期性重復(fù)，利用雙核心系統(tǒng)板將輸出送到示波器上顯示，從而得到幅頻特性曲線。該方案不會(huì)出現(xiàn)頻率點(diǎn)離散而遺漏細(xì)節(jié)的問(wèn)題，并且得到的是動(dòng)態(tài)頻率特性，更符合實(shí)際應(yīng)用。其總體框圖如圖1所示。

2 硬件電路設(shè)計(jì)

2.1 信號(hào)發(fā)生器電路分析與設(shè)計(jì)

信號(hào)發(fā)生器電路主要由兩部分組成：AD9851核心電路和七階無(wú)源濾波器電路。下面分別介紹這兩部分電路。

2.1.1 AD9851核心電路分析與設(shè)計(jì)

AD9851核心電路中DDS芯片以穩(wěn)定度高的參考時(shí)鐘為參考源，通過(guò)精密的相位累加器和數(shù)字信號(hào)處理，通過(guò)高速D/A變換器產(chǎn)生所需的正弦波。在本電路中，輸出電流IOUT1和IOUT2引腳并接電位器到地，使AD9851正弦波輸出幅值可以滿足要求，通過(guò)改變可變電阻阻值即可改變輸出電壓值。

2.1.2 七階無(wú)源濾波器分析與設(shè)計(jì)

七階無(wú)源低通濾波器能夠有效抑制DDS的輸出雜散，濾除雜波得到有用的信號(hào)。其設(shè)計(jì)原理如下：

①根據(jù)所需的截止頻率，計(jì)算M的值：M=所需截止頻率/歸一化截止頻率。

②由M的值算電路所需的電感和電容值：L（new）=L（old）/M，C（new）=Cold） /M。

③根據(jù)所需特征阻抗算得K值：K=待設(shè)計(jì)濾波器特征阻抗/歸一化濾波器特征阻抗。

④由K值求得最終的電感和電容值：L= L（new）×K，C=C（new） /K。

根據(jù)以上步驟，以特征阻抗50Ω，截止頻率77MHz，可算得所需滿足的低通濾波器的元件值。

2.2 放大器電路分析與計(jì)算

AD603帶內(nèi)紋波較大，而兩級(jí)級(jí)聯(lián)時(shí)最大增益可達(dá)60dB，因此，模塊中在兩級(jí)AD603中間加了低通濾波器使通帶內(nèi)平坦。為拓寬其增益范圍及帶寬范圍，本電路最后一級(jí)設(shè)計(jì)了放大電路，通過(guò)改變電阻值就可以改變其放大倍數(shù)，從而提高輸出電壓值。電路框圖如圖2所示。

該放大電路由射極跟隨器AD603放大電路和增益控制電路組成，下面分別介紹這三部分電路。

2.2.1 電壓跟隨器

為滿足放大器輸入阻抗的要求，在放大電路前端設(shè)計(jì)一個(gè)電壓跟隨器，實(shí)現(xiàn)輸入阻抗匹配。

2.2.2 AD603電路

AD603放大電路由兩級(jí)程控放大及末級(jí)增益放大組成，為了使通帶內(nèi)輸出平坦，在第一級(jí)和第二級(jí)之間加入低通濾波器。兩級(jí)AD603的控制模式都選擇90MHz帶寬模式，按照官方芯片手冊(cè)的連接方式來(lái)設(shè)計(jì)電路，兩級(jí)AD603的增益控制引腳直接短接，實(shí)現(xiàn)增益的同步設(shè)置。末級(jí)放大器連接方式為同相輸入比例放大，其增益由電阻的比值來(lái)確定。

2.2.3 增益控制電路

由于AD603的有效增益控制范圍有限，故可通過(guò)調(diào)節(jié)電位器的阻值來(lái)控制所需的電壓值，使VG的變化范圍達(dá)到所需要求。

2.3 幅頻特性測(cè)試裝置

用STMF103和CycloneIV EP4CE622C8雙核心系統(tǒng)板作為該幅頻特性測(cè)試裝置。將數(shù)據(jù)輸入控制模塊的6位輸出地址作為ROM輸入數(shù)據(jù)緩存，此時(shí)的輸出即為FFT輸入信號(hào)的實(shí)部。經(jīng)過(guò)ROM控制模塊得到FFT的全部輸入信號(hào)，輸入IP核中進(jìn)行傅立葉變換。

3 程序的設(shè)計(jì)

AD9851內(nèi)部含有高速、高性能的10位D/A轉(zhuǎn)換器，可用作全數(shù)字編程的頻率合成器，可產(chǎn)生穩(wěn)定、純凈的正弦波，其產(chǎn)生正弦波的流程圖如圖3所示。

軟件流程圖如圖4所示，系統(tǒng)首先時(shí)鐘初始化，AD采樣電路開(kāi)始采樣前端放大電路的輸出信號(hào)，由于FFT運(yùn)算模塊和采樣模塊速率差別很大，因而選用一個(gè)FIFO緩沖，采樣完畢的數(shù)據(jù)輸入FPGA內(nèi)FIFO緩存，F(xiàn)IFO寫(xiě)滿后依次輸出到FFT IP核運(yùn)算，運(yùn)算成功則將頻率及幅值信息保存在ROM中，并且給ARM輸出中斷信號(hào)，運(yùn)算失敗則返回至FFT IP核的調(diào)用。ARM這邊收到FPGA發(fā)出的中斷信號(hào)，調(diào)用終端服務(wù)程序，從FPGA的ROM中讀取頻率及幅值信息。

在本設(shè)計(jì)中，控制及計(jì)算部分都由FPGA來(lái)實(shí)現(xiàn)。其中Nios核完成鍵盤(pán)控制，液晶顯示、FFT算法實(shí)現(xiàn)、功率計(jì)算、周期性判斷及失真度測(cè)量的功能;而自動(dòng)增益控制、A/D轉(zhuǎn)換控制以及數(shù)字濾波器則由VHDL語(yǔ)言實(shí)現(xiàn)，以減輕CPU的負(fù)擔(dān)，同時(shí)兩部分并行處理提高了系統(tǒng)的速度。

4 結(jié)語(yǔ)

文章自主研究并設(shè)計(jì)出一種可遠(yuǎn)程顯示信號(hào)幅頻特性的測(cè)試裝置，在硬件上集中分析了放大電路、增益控制電路、濾波電路等電路設(shè)計(jì);在軟件上，采用FP-GA+ARM異構(gòu)設(shè)計(jì)，在FPGA中輸入FIR）、調(diào)用IP核、實(shí)現(xiàn)FFT運(yùn)算對(duì)信號(hào)進(jìn)行快速處理，經(jīng)過(guò)FSMC總線連接ARM進(jìn)行控制和幅頻特性顯示。整套裝置設(shè)計(jì)原理較為創(chuàng)新，實(shí)現(xiàn)效果比較理想，可以很好的運(yùn)用于課題學(xué)習(xí)制作中。

參考文獻(xiàn)

[1]方華.一種遠(yuǎn)程幅頻特性測(cè)試裝置的設(shè)計(jì)[J].科技創(chuàng)新導(dǎo)報(bào)，2017，14（28）：1-2.

[2]許賽男.幅頻特性的數(shù)學(xué)分析[J].信息化研究，2005， 31（12）：16-19.

[3]葉先萬(wàn)，蔣碧波，李躍偉.一種智能無(wú)線充電系統(tǒng)設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制，2018，（6）.

[4]王宏蕊，李向國(guó)，白海海，等.一種遠(yuǎn)程幅頻特性測(cè)試儀的設(shè)計(jì)[J].蘭州文理學(xué)院學(xué)報(bào)（自然科學(xué)版），2018，（3）.