蔣長順，仝良玉，張國華

（中國電子科技集團公司第五十八研究所，江蘇無錫 214035）

1 前言

隨著集成電路功能和I/O數(shù)目的增加，陶瓷封裝引出端數(shù)量也相應(yīng)提高，CDIP、CQFP等傳統(tǒng)封裝形式已不能滿足多I/O芯片的封裝要求。陶瓷陣列封裝的引出端分布在基板底面，引出端可有效利用的面積更大，從而可以支持更多的引出數(shù)量。根據(jù)引出端互聯(lián)形式的不同，陶瓷陣列封裝可以分為針柵陣列封裝（CPGA）、球柵陣列封裝（CBGA）、柵格陣列封裝（CLGA）、柱柵陣列封裝（CCGA）幾種形式。其中CPGA和CLGA引線的密度也相對較低；CBGA和CCGA引出端分別為焊球和焊柱，引出的密度也更高。

集成電路封裝材料與組裝板材料系統(tǒng)的匹配是影響產(chǎn)品可靠性的關(guān)鍵因素之一，由于不同材料熱膨脹系數(shù)（CTE）的差異，溫變載荷下的周期性熱應(yīng)力往往會造成封裝互連的疲勞失效[1]。HTCC氧化鋁陶瓷封裝的 CTE（約 6.5×10-6/℃）與硅基芯片的 CTE（約 3.5×10-6/℃）匹配良好，芯片與基板之間的倒裝焊凸點互聯(lián)（一級互連）可靠性較好。但陶瓷材料與有機印制板的CTE（約15×10-6/℃）失配較大，令人關(guān)注的是其板級互連（或二級互連）可靠性。

本文介紹氧化鋁CBGA、CCGA陶瓷陣列封裝結(jié)構(gòu)及其封裝互連可靠性，采用有限元方法對高熱膨脹系數(shù)陶瓷材料（HITCE陶瓷）的封裝互聯(lián)可靠性進行了仿真分析。

2 CBGA和CCGA的封裝結(jié)構(gòu)與互聯(lián)可靠性

CBGA和CCGA的主要區(qū)別在于焊球和焊柱的高度不同：焊球高度較小，與PCB板的耦合更好，在信號傳輸、導(dǎo)熱路徑短等方面有一定優(yōu)勢；而焊柱高度則較大，有利于緩解熱失配產(chǎn)生的應(yīng)力應(yīng)變，通常應(yīng)用于大尺寸陶瓷封裝中。

2.1 CBGA封裝結(jié)構(gòu)與互聯(lián)可靠性

圖1為CBGA的板級安裝示意圖，焊球通常為高鉛材料（90Pb10Sn，熔點＞300℃），焊膏多為低溫共晶焊料（63Sn37Pb），采用再回流工藝進行植球操作。高鉛焊球在回流過程中不會發(fā)生塌陷，互連高度不會低于焊球高度。

圖1 CBGA板級安裝示意圖

典型的焊球節(jié)距包括1.27 mm、1.0 mm、0.8 mm等，焊球直徑也較?。ㄒ话阈∮? mm）。小尺寸焊球的劣勢就是互連剛度高，在經(jīng)歷溫度循環(huán)載荷時，焊點的應(yīng)力不能有效釋放，容易出現(xiàn)疲勞開裂現(xiàn)象，封裝體尺寸大于32 mm×32 mm以上不推薦采用CBGA封裝形式。

2.2 CCGA封裝結(jié)構(gòu)與互聯(lián)可靠性

CCGA是通過增加互連高度來提高板級互聯(lián)可靠性，圖2為典型的CCGA外形結(jié)構(gòu)示意圖。常規(guī)焊柱采用高鉛焊料（90Pb10Sn），焊柱的典型高度為2.54mm或2.21 mm，明顯高于普通的焊球，可以滿足大尺寸陶瓷封裝的溫循可靠性要求。IBM推薦的CCGA，采用氧化鋁HTCC陶瓷基板，90Pb10Sn焊柱（直徑0.51 mm、高2.2 mm），其最大尺寸可以達到52.5 mm×52.5 mm（1.0 mm 節(jié)距，51×51陣列）[4]。

圖2 典型CCGA封裝外形示意圖

幾種 CCGA 焊柱結(jié)構(gòu)如圖 3 所示[6～7]，圖 3（a）為普通的Pb90Sn10焊柱，圖3（b）為表面纏繞銅帶的焊柱結(jié)構(gòu)，焊柱主體為Pb80/Sn20低溫焊料，焊柱表面采用銅帶螺旋纏繞，其溫循可靠性要高于普通的焊柱。圖3（c）為NASA提出的微彈簧互連結(jié)構(gòu)，NASA認(rèn)為彈簧結(jié)構(gòu)的互連可靠性高于普通焊柱，適用于互連密度更高、可靠性要求更高的場合。

圖3 焊柱典型結(jié)構(gòu)圖

焊柱互連的優(yōu)勢主要體現(xiàn)在緩解熱失配造成的熱應(yīng)力方面，而在抗機械沖擊方面，由于焊柱高度較高，電路的板級抗振動性能就會降低；通常在板級組裝后，需要在電路的4個角進行點膠加固以滿足抗振要求[8～9]；且鉛錫焊料的材質(zhì)較軟，在加工及后期的存儲運輸過程中都需要對焊柱進行特別的保護，以避免損壞。

3 HITCE陶瓷封裝結(jié)構(gòu)及板級互連可靠性

3.1 HITCE陶瓷材料與封裝結(jié)構(gòu)

一些高速、高頻器件的應(yīng)用，需要考慮采用HITCE陶瓷封裝材料以滿足器件電性能要求。HITCE陶瓷為低溫共燒（LTCC）工藝，HTCC和HITCE的典型特性參數(shù)對比見表1，由表中可以看到HITCE材料具有以下主要優(yōu)勢：

（1）HITCE陶瓷的CTE更高，與有機基板的CTE匹配更好，從而提升電路的板級互聯(lián)可靠性。

（2）HITCE陶瓷封裝的布線材料采用銅導(dǎo)體，其方塊電阻比HTCC陶瓷的布線材料（W、Mo或W-Mo）減小約3倍。

（3）HITCE陶瓷的介電常數(shù)和介質(zhì)損耗角均小于HTCC陶瓷，且在高頻信號下（高至60 GHz）電特性參數(shù)的穩(wěn)定性很好。

鑒于以上優(yōu)勢，對于一些高頻、高速電路，考慮選用HITCE陶瓷封裝能更好地滿足電路封裝要求。

目前國外針對HITCE陶瓷封裝已經(jīng)有一些可靠性驗證工作[10]，國內(nèi)在此方面的研究相對較少。

表1 普通Al2O3陶瓷與HITCE陶瓷材料參數(shù)對比

3.2 焊點溫循疲勞分析理論

由于不同封裝結(jié)構(gòu)材料的CTE不一致，封裝的互連部分在溫循過程中會因周期性的應(yīng)力應(yīng)變而產(chǎn)生疲勞失效，其中焊點溫循開裂失效是最常見的問題之一。焊點的溫循疲勞屬于低周疲勞，目前業(yè)內(nèi)多采用有限元方法對焊點的溫循疲勞壽命進行分析預(yù)測，常用的壽命預(yù)測方法有兩種[11]：

（1）基于塑性應(yīng)變范圍的Coffin-Manson方程，其表達式為：

其中，Nf為焊點的溫度循環(huán)的特征壽命；εp為每個溫循周期焊點的非彈性剪切應(yīng)變范圍；εf為疲勞遲滯系數(shù)，對于PbSn共晶焊料來說，εf=0.325；c為疲勞遲滯指數(shù)，其值與溫循的平均溫度和高溫保持時間有關(guān)，一般在-0.4～-0.7之間。

（2）基于應(yīng)變能密度的Darveaux方程，它將焊點的失效分為初始裂紋的產(chǎn)生和裂紋擴展至失效兩個階段。初始裂紋的產(chǎn)生和裂紋的擴展速度都和界面單元的能量釋放密度有關(guān)，其表達式為：

其中，N0為產(chǎn)生初始裂紋的溫循次數(shù)，Ne為裂紋擴展至失效的溫循次數(shù)，溫循壽命為兩者之和。ΔWavg為界面裂紋單元的平均應(yīng)變能量密度，一般為減小誤差，通常取界面單元的體積加權(quán)平均能量密度值。因此，為比較焊點的溫循壽命，可以對焊點溫循過程中的塑性應(yīng)變范圍或應(yīng)變能量密度進行比較。

焊點在溫循過程中的粘塑性應(yīng)變行為，多采用Anand粘塑性本構(gòu)模型，仿真分析中涉及的焊點Anand 模型參數(shù)見表 2[12～13]。

表2 焊料Anand模型參數(shù)

3.3 HITCE陶瓷封裝互連溫循可靠性對比分析

HITCE多用于FC產(chǎn)品，仿真分析對比了HTCC和HITCE材料FC-CBGA陶瓷封裝的一級互連（芯片凸點）和板級互連（焊球）的溫循可靠性。

板級組裝結(jié)構(gòu)截面圖見圖4，模型主要包括芯片、底填料、凸點、陶瓷基板、焊球、PCB等部分，陶瓷基板的尺寸為25 mm×25 mm×2.0 mm。焊料采用Anand模型，具體參數(shù)見表2，其他部分只考慮材料的線彈特性，相關(guān)尺寸及材料參數(shù)見表3。

圖4 CBGA板級安裝截面圖

溫循條件按照GJB548B-2005方法1010，試驗條件C，溫度范圍-65℃～150℃，高溫、低溫段保持時間≥15 min，高溫與低溫轉(zhuǎn)換時間≤15 min。

圖5為BGA焊球溫循過程中的塑性應(yīng)變和塑性應(yīng)變能密度變化曲線。由圖5可知，采用HITCE材料的BGA封裝，每個溫循周期焊點的塑性應(yīng)變及塑性應(yīng)變能量增量均小于HTCC材料的BGA焊點，因此焊點的溫循可靠性更高。

表3 仿真模型尺寸及材料參數(shù)

圖5 CBGA焊點溫循過程疲勞參數(shù)對比

對凸點和焊球分別采用式（1）對焊點的疲勞壽命進行預(yù)估，計算結(jié)果見表4。HITCE陶瓷封裝焊點的溫循疲勞壽命明顯高于HTCC陶瓷封裝，而芯片凸點的溫循疲勞壽命差別并不大，這主要是因為芯片凸點有底部填充料的保護。從整體來看，HITCE陶瓷封裝的板級互聯(lián)可靠性有明顯提升。

表4 焊點溫循可靠性仿真結(jié)果對比

4 結(jié)束語

CBGA和CCGA封裝的應(yīng)用越來越廣泛，CBGA封裝由于焊點高度較小，對于面積較大的陶瓷封裝，HTCC陶瓷封裝易存在板級互聯(lián)可靠性問題，HITCE陶瓷封裝的板級互聯(lián)可靠性更高，且電特性更好，可以考慮采用HITCE陶瓷封裝以滿足電路封裝要求。

[1]成鋼.電路板設(shè)計中的膨脹系數(shù)匹配問題[J].電子設(shè)計與工程,2011,19(3):57-61.

[2]P E Tegehall,B D Dun.Assessment of the reliability of solder joints to ball and column grid array packages for space applications[M].ESA publication division,2001.

[3]Evaluation ofCeramic BGAPackage Solder-Joint-Reliability With a View to Space Applications[EB/OL].AVIO 23rdMicroelectronics Workshop,2011.

[4]IBM.Ceramic Column Grid Array Assembly and Rework User’s Guide[EB/OL].http://www.chips.ibm.com.

[5]Reza Ghaffarian.Reliability recolumned area array packages[EB/OL].NASA GSFC,2009.

[6]Reza Ghaffarian.Reliability testing of CGA/LGA packaging[EB/OL].NASA GSFC,June,2012.

[7]Reza Ghaffarian.Reliability and failure analysis of CGA/LGA/HDI[EB/OL].NASA GSFC,June,2014.

[8]Reza Ghaffarian.CCGA packages for space applications[J].Microelectronics Reliability,2006(46):2006-2024.

[9]Reza Ghaffarian.Thermal Cycle Reliability and Failure Mechanisms of CCGA and PBGA Assemblies With and Without Corner Staking[J].IEEE TRANSACTIONS ON COMPONENTS AND PACKAGING TECHNOLOGIES,2008,31(2):285-296.

[10]Olivier GAILLARD.State of the art of Hi-TCE Ceramic Packages[EB/OL].ATMEL,April,2005.

[11]Yong Je Lee.Viscoplastic Finite-Element Simulation to Predict the Solder Joint Fatigue Life of Different Flash Memory Die Stacking Architectures[D].The University of Texas at Arlington,2006.

[12]R Darveaux.Effect of simulation methodology on solder joint crack growth correlation[C].Proceeding of IEEE Electronic components and technology conference,2000.

[13]Z Chen,G Wang,etc.Viscoplastic Anand model for solder alloys and its application[J].Soldering and surface mount technology,2000,12:31-36.