陳家豪

摘要

圖像配準(zhǔn)是圖像解決策略的問題，是同一場景多圖像研究的基礎(chǔ)，是最近這些年來的最先進(jìn)的圖像解決本領(lǐng)之一，基于域改變的圖像配準(zhǔn)應(yīng)用是最基本的傅里葉改變。這考慮了硬件實(shí)現(xiàn)的重要價(jià)值和現(xiàn)實(shí)的重要性。介紹了一種用于圖像匹配算法的獨(dú)特硬件集成電路（ASIC）。這種獨(dú)特的ASIC電路易于構(gòu)建，易于級(jí)聯(lián)，也易于流動(dòng)，適用于內(nèi)置的實(shí)時(shí)圖像匹配。

【關(guān)鍵詞】圖像匹配 專用集成電路 設(shè)計(jì)

1 引言

在過去的50年里，現(xiàn)代微電子技術(shù)取得了長足的發(fā)展，它一直在持續(xù)促進(jìn)信息科學(xué)的發(fā)展，帶來了人類生活的巨大改變，同時(shí)也為生命科學(xué)領(lǐng)域的信息化提供了技術(shù)層面的堅(jiān)實(shí)基礎(chǔ)和有力保障。隨著科學(xué)技術(shù)的快速進(jìn)步，這一作用變得十分的關(guān)鍵。提高圖像匹配的實(shí)時(shí)性能大大增強(qiáng)它的應(yīng)用價(jià)值。模板匹配法是解決圖像匹配的主要方法之一。人類能夠得到各種信息，一般都是從視覺，聽覺，觸覺等模式得到，但絕大部分是來自于視覺所接受的圖像信息，視覺是人類重要的感知手段，而那個(gè)圖像是視覺的基礎(chǔ)。圖像匹配是推算集中型的，其數(shù)據(jù)和推算繁瑣性特別大，因此，在嵌入式應(yīng)用中提高圖像匹配的實(shí)時(shí)性有很大的難度，工程師必須要持續(xù)研究和建立新的技術(shù)。

2 圖像匹配策略

DSP將參考圖寫入?yún)⒖紙D存儲(chǔ)器并在預(yù)初始化處理期間得到參考圖的每個(gè)子圖的均值和均方根。當(dāng)執(zhí)行圖像匹配時(shí)，DSP首先找到實(shí)時(shí)圖的均值和均方根，然后使用卷積2來找到卷積。最后，DSP找到彼此關(guān)值并將它們進(jìn)行對(duì)比以找到對(duì)應(yīng)于最大相互關(guān)值的子圖坐標(biāo)（u，v）。一般來講，當(dāng)卷積通過卷積完成時(shí)，系統(tǒng)的卷積適用于圖像匹配算法，因此它擁有專業(yè)性，并且嵌入式系統(tǒng)的卷積大小遠(yuǎn)遠(yuǎn)小于圖像像素的數(shù)量。于是，有必要將實(shí)時(shí)圖和參考圖子圖劃分為適當(dāng)?shù)姆肿訄D。分割模式與圖像的大小和系統(tǒng)卷積的比例相關(guān)。假設(shè)36×36的實(shí)時(shí)圖僅匹配系統(tǒng)中的一個(gè)ASIC，則實(shí)時(shí)圖可以分為36個(gè)1×36分子圖。通過這種方式，當(dāng)組裝時(shí)，DSP開始將實(shí)時(shí)圖的第一行從實(shí)時(shí)圖存儲(chǔ)器寫入ASIC實(shí)時(shí)圖，然后不斷讀取基準(zhǔn)圖數(shù)據(jù)以獲取分子的每個(gè)具體圖的第一批。然后，DSP將實(shí)時(shí)圖的第二行從實(shí)時(shí)圖存儲(chǔ)器寫入人體卷積裝置的實(shí)時(shí)圖寄存器，然后再不斷的讀取參考圖，第二批每個(gè)分子圖卷積和第一批相關(guān)的分子圖，卷積被添加。

表1顯示了FPGA完成的各種結(jié)構(gòu)所消耗的資源，通過寄存器資源，組合邏輯，存儲(chǔ)器大小和乘法器數(shù)量來衡量。

圖1顯示了模板卷積下的這些關(guān)系。可以看出，當(dāng)W足夠大時(shí)，吞吐率收斂到1，并且此時(shí)損耗的中間結(jié)果存儲(chǔ)器容量相對(duì)推廣。

3 ASIC結(jié)構(gòu)設(shè)計(jì)

在規(guī)劃完好的定制ASIC時(shí)，規(guī)劃器定義芯片上全部晶體管的幾何和工藝規(guī)則，最后將策劃好的結(jié)果傳遞給ic制造商。中央控制器控制ASIC的不同模塊的數(shù)據(jù)安排，計(jì)算過程和容錯(cuò)處理。通過這種方式，芯片可以實(shí)現(xiàn)最佳性能，即高面積效率，高速度和低功耗。然而，策劃周期通常很長，并且芯片的價(jià)格很高昂。假設(shè)策劃失敗，通常會(huì)導(dǎo)致大量時(shí)間和成本的白費(fèi)。ASIC自定義部分策劃模式基于預(yù)先構(gòu)建的安裝門。芯片上只有接觸孔，互連和過孔根據(jù)電路的效用特意設(shè)計(jì)和制造的。用戶按照用戶定義的效用根據(jù)特定模式進(jìn)行匹配。用戶的電子工程師可以選擇器件資源，例如NAND門，觸發(fā)器，緩沖器，RAM單元和陣列內(nèi)的互連線，以形成自己的邏輯設(shè)計(jì)。在半定制方案中，有門陣列方案模式和標(biāo)準(zhǔn)單元方案模式，并且運(yùn)用每個(gè)庫單元。可編程不同的可編程ASIC，現(xiàn)場可編程初始陣列，低密度，邏輯/通用20引腳通用邏輯陣列。圖2顯示的是轉(zhuǎn)換增益測試的模擬結(jié)果指數(shù)。

4 結(jié)論

總之，卷積器2圖像匹配算法方便，易于定位，延遲小，易于并行流動(dòng)，并且易于通過級(jí)聯(lián)改善實(shí)時(shí)圖像匹配。本文基于多通道與大模板并行匹配的特點(diǎn)，提議了基于NCC算法的多通道大模板匹配ASIC結(jié)構(gòu)，實(shí)現(xiàn)了芯片的前端工藝策劃。此外，在改進(jìn)半導(dǎo)體工藝技術(shù)之后，當(dāng)擴(kuò)展規(guī)模時(shí)，卷積器2只需增加基本卷積單元的數(shù)量，于是策劃的工作量很小并且上市的時(shí)間也很短。所以，它是一種理想的圖像匹配專用ASIC，它在嵌入式圖像匹配的實(shí)時(shí)體系中具有很高的實(shí)際應(yīng)用價(jià)值。一種用于圖像匹配最大彼此相關(guān)的特殊ASIC完成模式是一種輕松可行的模式，其擁有著非常優(yōu)越的發(fā)展前景。能夠完全建立出與C6000系列高性能DSP相當(dāng)?shù)木o湊，低成本，高速卷積，處理器。

參考文獻(xiàn)

[1]張遂南，黃士坦.一種面向圖像匹配算法的高性能專用集成電路設(shè)計(jì)[J].北京師范大學(xué)學(xué)報(bào)（自然科學(xué)版），2002，38（01）：48-52.

[2]劉海鷹，彭思龍.基于非張量積小波的大范圍圖像匹配方法[J].模式識(shí)別與人工智能，1999（01）：67-73.