厲志強(qiáng) 孫厚軍 吳洪江

摘要：本文介紹了一款X波段硅基異構(gòu)多層封裝電路，采用MEMS半導(dǎo)體工藝實(shí)現(xiàn)，集成了低噪聲放大器、限幅器、均衡器和電源調(diào)制等多種芯片。在8～12GHz頻帶內(nèi)，接收噪聲≤1.5dB，接收增益典型值為21dB，耐功率達(dá)到10W，體積為8.3mm×4.3mm×1.3mm。該電路采用新穎的三維封裝形式，具有覆蓋頻帶寬、封裝體積小、易使用等優(yōu)點(diǎn)，可用于接收機(jī)前端，簡(jiǎn)化用戶裝配，降低調(diào)試難度。

關(guān)鍵詞：硅基；多芯片；小型化；3D

中圖分類號(hào)：TN722.3

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：2095-6487 （2018） 01-0047-04

0 引言

隨著現(xiàn)代軍事技術(shù)的發(fā)展，對(duì)于微波射頻電路的小型化需求愈來(lái)愈強(qiáng)烈，傳統(tǒng)封裝類產(chǎn)品的較大體積己不能滿足目前設(shè)備進(jìn)一步小型化的迫切需求[1-2]。傳統(tǒng)全芯片集成的微組裝組件，工藝復(fù)雜度高，可生產(chǎn)性不強(qiáng)，產(chǎn)品一致性也很難掌控；射頻硅基多芯片封裝電路將多芯片載體電路和控制電路垂直堆疊在一起，具有體積小、單元化、易集成、易生產(chǎn)等優(yōu)勢(shì)，非常適合應(yīng)用于射頻通信設(shè)備中[3-4]。本文采用內(nèi)部集成射頻芯片及電源控制電路芯片的方案，并通過(guò)硅基通孔實(shí)現(xiàn)層間互聯(lián)，使對(duì)外接口數(shù)量顯著減少，減少用戶裝配難度；封閉腔體結(jié)構(gòu)具有很好的電磁屏蔽效果，與其余電路單元之間的影響大大降低，降低用戶調(diào)試難度，該多芯片封裝電路可以進(jìn)行100%探針測(cè)試。

低噪聲放大器是通信系統(tǒng)接收機(jī)部分不可缺少的元器件，是決定接收系統(tǒng)靈敏度的關(guān)鍵器件，由于其承受功率有限，容易受到外界干擾，因此前端需要加可以承受大功率沖擊的限幅器[3]。本文將限幅器和低噪聲放大器采用一體化仿真正向設(shè)計(jì)的思路，并采用小型化封裝技術(shù)來(lái)實(shí)現(xiàn)，使得電路體積更小，性能更優(yōu)，可靠性更高。

本文介紹了一種硅基多芯片封裝的限幅低噪聲放大器電路。將低噪聲放大器、限幅器和均衡器3種芯片和封裝電路進(jìn)行一體化仿真設(shè)計(jì)。封裝電路尺寸較小僅為8.3mm×4.3mm×1.3mm；輸入輸出端口為共面波導(dǎo)形式，可直接鍵合連接于微波系統(tǒng)中。在8～12GHz頻帶內(nèi)可以很好的完成限幅低噪聲功能并具有鏈路閉塞功能，接收噪聲系數(shù)1.5dB，接收增益≥20 dB，耐功率10W，增益平坦度±0.25dB。

1 電路設(shè)計(jì)

X波段硅基封裝限幅低噪聲放大器電路設(shè)計(jì)目標(biāo)為工作頻率8～12GHz；接收噪聲≤1.5dB；接收增益≥20dB，增益平坦度±0.25dB，耐功率≥10W。針對(duì)此指標(biāo)進(jìn)行了整個(gè)電路的設(shè)計(jì)分析和內(nèi)部器件一體化仿真優(yōu)化整體設(shè)計(jì)，和對(duì)內(nèi)部器件進(jìn)行指標(biāo)分解，單器件性能優(yōu)化設(shè)計(jì)。電路設(shè)計(jì)原理圖如圖1所示：

1.1 X波段限幅器芯片設(shè)計(jì)

PIN=極管具有高的擊穿電壓，適合大功率器件設(shè)計(jì)應(yīng)用[5]。本文限幅器芯片選擇PIN=極管設(shè)計(jì)，對(duì)其輸入輸出端進(jìn)行阻抗匹配，使得頻帶內(nèi)具有較低的插入損耗，并且能夠滿足耐功率和限幅電平的要求。

限幅器的耐功率和插入損耗是互相制約的兩個(gè)指標(biāo)，要兼顧各個(gè)指標(biāo)要求并且考慮加工工藝水平，需要對(duì)兩者指標(biāo)進(jìn)行折中考慮[6]。

限幅器電路功率容量的計(jì)算分二極管正向狀態(tài)和反向狀態(tài)兩種情況，取其小者做為電路的功率容量。

正向狀態(tài)時(shí)，Pam=Pdm×（Z0+2Rf） 2/4ZORf.

反向狀態(tài)時(shí)，Pam=VB2/220

式中：ZO=soQ，Rf為二極管正向電阻，VB為PIN=極管的反向擊穿電壓，Pdm為二極管的最大允許功耗。限幅器由兩級(jí)管子構(gòu)成，前級(jí)優(yōu)化耐功率性能，后級(jí)耐小功率和幅度限制。

X波段限幅器設(shè)計(jì)結(jié)果及芯片照片如圖2所示。帶內(nèi)插損小于0.4dB，輸入輸出駐波小于1.4，在10GHz時(shí)限幅電平為14.8 dBm。

1.2 X波段低噪放芯片設(shè)計(jì)

本文采用0.15μm GaAs PHEMT器件工藝技術(shù)，有源器件柵寬選取為4×40μm。偏置電路采用單電源供電來(lái)簡(jiǎn)化饋電方式，柵極通過(guò)電感接地，理想狀態(tài)下電位為0；源極通過(guò)電阻接地，源極電壓置高，使Vgs達(dá)到偏置所需的電壓：在12GHz下有源器件的增益大于26dB，選擇二級(jí)放大單元可滿足電路的增益性能。其按最佳噪聲匹配電路設(shè)計(jì)，電路設(shè)計(jì)時(shí)重點(diǎn)設(shè)計(jì)了電路的穩(wěn)定性。低噪放芯片設(shè)計(jì)結(jié)果及芯片實(shí)物照片如圖3所示。

2 體硅MEMS一體化封裝設(shè)計(jì)

體硅MEMS加工技術(shù)主要是利用硅基深槽刻蝕工藝，首先利用腐蝕溶液對(duì)硅襯底材料進(jìn)行腐蝕，得到硅基深槽，然后采用ICP工藝進(jìn)行微結(jié)構(gòu)圖形的制作，從而得到較大縱向尺寸，與表面硅MEMS工藝相比，可以利用其較深的縱向尺寸縮小整體結(jié)構(gòu)尺寸，可進(jìn)一步實(shí)現(xiàn)三維互聯(lián)[7]。

如圖4所示，采用微波系統(tǒng)設(shè)計(jì)軟件ADS，通過(guò)級(jí)聯(lián)理論進(jìn)行多芯片一體化設(shè)計(jì)，3個(gè)芯片級(jí)聯(lián)后，在8GHz下增益和噪聲分別為21.7dB和1.41dB；在12GHz下，增益和噪聲分別為21.3dB和1.36dB。

首先對(duì)微波傳輸結(jié)構(gòu)進(jìn)行仿真及優(yōu)化，射頻層采用“微帶帶狀線共面波導(dǎo)”的形式進(jìn)行過(guò)渡?！拔б粠罹€一共面波導(dǎo)”結(jié)構(gòu)中，微帶部分用于與內(nèi)部芯片進(jìn)行互聯(lián)，穿墻部分采用帶狀線進(jìn)行過(guò)渡，最外部采用共面波導(dǎo)的結(jié)構(gòu)，3種傳輸結(jié)構(gòu)之間的過(guò)渡是設(shè)計(jì)的難點(diǎn)和關(guān)鍵點(diǎn)，通過(guò)三維場(chǎng)仿真優(yōu)化三者之間的過(guò)渡，通過(guò)合理選取介質(zhì)厚度，調(diào)整3種傳輸線的線寬，與微波地之間的間距及接地孔的尺寸間距等要素，實(shí)現(xiàn)低插入損耗和低回波損耗。

仿真過(guò)程中充分考慮硅基深腔裝配的特點(diǎn)，硅基深腔腐蝕工藝會(huì)使得芯片與硅基微帶線之間縫隙較大，從而引入較大的感性寄生。在微帶線的仿真中會(huì)采用補(bǔ)償技術(shù)對(duì)寄生電感進(jìn)行補(bǔ)償。

將三維場(chǎng)仿真結(jié)果與芯片的S參數(shù)進(jìn)行聯(lián)合仿真，進(jìn)行一體化設(shè)計(jì)，最大限度發(fā)揮芯片的指標(biāo)優(yōu)勢(shì)。內(nèi)部芯片在硅基載體上的裝配結(jié)構(gòu)示意圖如圖5所示，左右兩邊為輸入和輸出過(guò)渡結(jié)構(gòu)和探針測(cè)試結(jié)構(gòu)。

2.1 硅MEMS加工結(jié)構(gòu)及仿真設(shè)計(jì)

采用650μm的硅基MEMS工藝加工技術(shù)構(gòu)建封裝，確定的結(jié)構(gòu)如圖6所示。

利用全波仿真軟件HFSS對(duì)過(guò)渡結(jié)構(gòu)進(jìn)行仿真，對(duì)最終優(yōu)化結(jié)果進(jìn)行穩(wěn)定性分析，以提高設(shè)計(jì)的準(zhǔn)確性。仿真結(jié)構(gòu)圖及仿真結(jié)果如圖7所示。

微波毫米波三維集成模塊產(chǎn)品中微波信號(hào)的垂直傳輸是采用垂直硅通孔（TSV）結(jié)構(gòu)實(shí)現(xiàn)的。TSV是貫穿于整個(gè)硅基的通孔結(jié)構(gòu)，它用較短的三維垂直互連取代了較長(zhǎng)的二維互連，不僅可以大幅降低系統(tǒng)的寄生效應(yīng)和功耗，同時(shí)還可以最大限度的減小系統(tǒng)體積，提高集成密度[8]。

首先建立TSV傳輸結(jié)構(gòu)的等效電路模型，如圖8所示。根據(jù)TSV的等效電路模型，在電磁仿真軟件中建立其物理結(jié)構(gòu)模型，根據(jù)物理模型傳輸特性的仿真結(jié)構(gòu)，提取出等效電路模型中的各個(gè)參量[9]。制作TSV通孔樣品后，進(jìn)行溫度特性測(cè)試，即可得到TSV電學(xué)特性隨溫度的變化曲線。

通過(guò)仿真設(shè)計(jì)硅腔內(nèi)外的微波聯(lián)接結(jié)構(gòu)，并進(jìn)行版圖設(shè)計(jì)和工藝加工制作。

2.2熱匹配設(shè)計(jì)

針對(duì)硅基工藝加工的特點(diǎn)以及芯片熱匹配的要求，在硅基和3種芯片之間增加過(guò)渡熱匹配層，如圖9所示，防止芯片在裝配和使用過(guò)程中由于熱應(yīng)力不匹配造成芯片斷裂。硅和砷化鎵熱膨脹系數(shù)分別為2.5（10-6/K）和5.8（10-6/K），銅鉬銅（1：4：1）復(fù)合材料載體片的熱膨脹系數(shù)為6.0（10-6/K），與GaAs非常接近且有較高的熱導(dǎo)率，因此選擇100μm厚的銅鋁銅基板做為多芯片載體。

2.3工藝制作

采用MEMS體硅工藝制備硅基內(nèi)腔，TSV通孔和局部金屬化，形成芯片掩埋腔體，采用Chip-to-Chip工藝，用金錫焊料將限幅器、低噪放和均衡器3種芯片燒結(jié)到銅鉬銅過(guò)渡載體上，再用導(dǎo)電膠粘接到硅基腔體中，采用全自動(dòng)引線鍵合工藝實(shí)現(xiàn)芯片間及芯片與基板間的互連。通過(guò)低溫晶圓級(jí)鍵合工藝，實(shí)現(xiàn)對(duì)異構(gòu)芯片的氣密封裝。在硅基腔體的上層裝配控制電路，對(duì)3種芯片分別施加相應(yīng)的工作點(diǎn)。

硅基內(nèi)腔體刻蝕技術(shù)，將微波芯片裝配到硅腔體中實(shí)現(xiàn)異構(gòu)集成。由于微波芯片的電磁特性受外部環(huán)境影響較大，尤其是輸入輸出鍵合絲的長(zhǎng)度對(duì)能否發(fā)揮芯片性能有至關(guān)重要的影響。濕法腐蝕腔體和干法刻蝕腔體芯片安裝示意如圖10所示。由于濕法腐蝕工藝腔體側(cè)壁存在角度（54.74°），導(dǎo)致芯片焊盤和硅基板焊盤之間距離較大，鍵合絲過(guò)長(zhǎng)，影響高頻信號(hào)質(zhì)量。而干法刻蝕腔體側(cè)壁基本保持垂直狀態(tài)，避免了鍵合絲過(guò)長(zhǎng)的問(wèn)題，因此本產(chǎn)品采用干法刻蝕工藝制備芯片安裝槽。

TSV通孔刻蝕工藝：通常采用濕法腐蝕工藝或干法刻蝕工藝。濕法腐蝕由于存在各向異性，通孔形貌為倒梯形。本產(chǎn)品中的TSV通孑L采用干法刻蝕工藝制作，保證了通孔為垂直形貌，可有效提高TSV通孔的布局密度如圖11所示。

多層布線載板采用MEMS體硅工藝制備，TSV通孔經(jīng)濺射及電鍍完成金屬化制備。電鍍工藝需要對(duì)金屬體系進(jìn)行選擇和驗(yàn)證，在焊接面需要制備可焊層。經(jīng)晶圓級(jí)鍵合工藝或植球工藝實(shí)現(xiàn)多層基板的堆疊，完成多層布線工藝。

整個(gè)模塊電路由射頻芯片、高品質(zhì)無(wú)源元件和控制電路完成一體化集成。

3 結(jié)果與分析

X波段多芯片載體電路實(shí)物照片如圖12所示。電路封帽前采用間距為250μm的探針進(jìn)行在片測(cè)試。測(cè)試前系統(tǒng)首先進(jìn)行直通校準(zhǔn)，其內(nèi)部結(jié)構(gòu)用0.254mm厚瓷片代替芯片，使用25μm金絲和輸入輸出端鍵合相連。在12GHz時(shí)測(cè)試的直通插損小于0.4dB，滿足測(cè)試要求。

對(duì)多芯片載體電路進(jìn)行如上的實(shí)物測(cè)試，得到結(jié)果如下：由芯片數(shù)據(jù)可知，低噪聲放大器芯片的增益隨頻率平穩(wěn)變化，為補(bǔ)償無(wú)源器件所造成的高端插損大，在低噪放之后添加一級(jí)均衡器后，使得整個(gè)鏈路增益平坦度達(dá)±0.25dB。從圖13可以看出，實(shí)測(cè)器件在8GHz時(shí)增益和噪聲系數(shù)分別為21.4dB、1.5dB，在12GHz下的增益和噪聲系數(shù)分別為20.9dB和1.5dB，與設(shè)計(jì)有較好的符合性。

4 結(jié)論

本文設(shè)計(jì)了一款X波段硅基異構(gòu)多層封裝電路，利用體硅MEMS工藝將限幅器、低噪聲放大器、均衡器和電源調(diào)制等多種芯片蝕刻到硅腔體中實(shí)現(xiàn)了異構(gòu)結(jié)構(gòu)。射頻芯片與硅基之間通過(guò)貫穿于整個(gè)硅基的TSV實(shí)現(xiàn)互聯(lián)，并利用“微帶帶狀線共面波導(dǎo)”的形式實(shí)現(xiàn)了硅腔內(nèi)部與外部之間的低插損過(guò)渡。最后得到了一種工作于8—12GHz，接收噪聲≤1.5dB，接收增益典型值21dB，接收增益平坦度±0.25dB的三維封裝電路結(jié)構(gòu)。該結(jié)構(gòu)具有頻帶寬、多功能和小型化的特點(diǎn)，其良好的微波性能可用于X波段TR組件中，可簡(jiǎn)化用戶裝配，降低調(diào)試難度。

參考文獻(xiàn)

[1] 龍樂(lè)IC封裝技術(shù)發(fā)展現(xiàn)狀及趨勢(shì)[J].電子與封裝，2012，12 （1）：39 43.

[2] 關(guān)曉丹，梁萬(wàn)雷.微IC封裝技術(shù)及發(fā)展趨勢(shì)綜述[J].北華航天工業(yè)學(xué)報(bào)，2013，23 （1）：34-37.

[3] M Elwenspoek，H Jansen.硅微機(jī)械加工技術(shù)[M].北京：化學(xué)工業(yè)出版社，2007.

[4] 徐永青，楊擁軍硅MEMS器件加工技術(shù)及展望[J].微納電子技術(shù)，2010，47 （7）：425-431.

[5] 楊萌彪，穆云書，特種半導(dǎo)體器件及其應(yīng)用，北京：電子工業(yè)出版社，1991.

[6]D.Leenov， The silicon PIN diode as a microwave radar protector at megawatt levels， IEEE Trans. Electron Devices[J]， 1964 （11）：53-61.

[7] 許高斌，皇華，展明浩，等.ICP深硅刻蝕工藝研究[J].真空科學(xué)與技術(shù)學(xué)報(bào)，2013，33 （8）：832-835.

[8] 喻文健，徐寧，超大規(guī)模集成電路互連線分析與綜合[M].北京：清華大學(xué)出版社，2008.

[9]

F.Liang，G. Wang，D. Zhao， et al. Wideband Impedance Model for Coaxial Through-Silicon Vias in 3-D IntegrationEJl. IEEE Transactions on Electron Devices， 2013， 60（8）：2498-2504.