孫浩程

摘 要：本文介紹了基于Altera公司開發(fā)的QuartusⅡEDA軟件，該軟件功能強大且界面友好，在此基礎上利用原理圖和VHDL語言設計可校時的電子鐘 。QuartusⅡ軟件具有極其豐富的功能單元，可搭接的靈活性能夠滿足具有復雜性和創(chuàng)造性的理想開發(fā)平臺， 本文利用QuartusⅡEDA軟件設計可校時的電子鐘，達到了預期的開發(fā)設計效果。該電子鐘具有計時、清零、校時、報時等基本功能。

關鍵詞：QuartusⅡ EDA 可校時 電子鐘

中圖分類號：TN70 文獻標識碼：A 文章編號：1672-3791（2018）03（c）-0114-02

QuartusⅡ是Altera公司的綜合性PLD/FPGA開發(fā)軟件，界面友好，使用便捷，功能強大，是一個完全集成化的可編程邏輯設計環(huán)境，是先進的EDA工具軟件。支持原理圖、VHDL、Verilog HDL以及AHDL（A1tera Hardware Description Language）等多種設計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。對于CPLD、FPGA、SOC和HardCopy ASIC設計，Altera Quartus Ⅱ軟件在性能和效能上是業(yè)界首屈一指的軟件[1-2]。本文采用Quartus Ⅱ來設計可校時的電子鐘。

1 設計原理

本多功能數(shù)字鐘具有的功能有：顯示時—分—秒、整點報時，可校準。根據(jù)鐘表的工作機理，整個鐘表的工作應該是在1Hz信號的作用下進行，這樣每來一個時鐘信號，秒增加1s，當秒從59s跳轉(zhuǎn)到00s時，分鐘增加1分，分鐘在59分跳轉(zhuǎn)到00分時，小時增加1小時，小時的范圍是從0～23時。本時鐘實際主要由兩個六進制計數(shù)器（秒十位，分十位），三個十進制計數(shù)器（秒個位，分個位，小時個位）和一個三進制計數(shù)器（小時十位）組成，6個計數(shù)器中的每一計數(shù)器的4位輸出通過BCD譯碼器74248顯示成為十進制數(shù)。

1.1 部分模塊設計

1.1.1 對于分頻模塊以及計時模塊

系統(tǒng)時鐘如果采用2HZ時鐘，那么要得到1HZ秒時鐘信號，就要設計一個2分頻的分頻器；如果采用4HZ時鐘，那么要得到1HZ秒時鐘信號，就要設計一個4分頻的分頻器。本系統(tǒng)采用的時鐘是4HZ，利用兩個D觸發(fā)器串聯(lián)起來構(gòu)成4分頻器。

由功能可知，分和秒計數(shù)器應該是六十進制計數(shù)器，其中個位是十進制，十位是六進制，而時計數(shù)器應該是二十四計數(shù)器，其中個位是十進制；故采用四位二進制計數(shù)器74163即可滿足要求。驅(qū)動計數(shù)器計數(shù)的時鐘，是系統(tǒng)經(jīng)過分頻后的1HZ的秒時鐘信號。設計圖如上圖1所示。

1.1.2 校時模塊

該功能包括兩個按鍵，一個按鍵用于時間數(shù)值的調(diào)節(jié)，按住時間計數(shù)值快速向上計數(shù)，松開時恢復正常；另一個按鍵是模式切換鍵，用于切換時、分、秒三者之間的較時，模式切換鍵由74160和一些邏輯門電路構(gòu)成，模式切換鍵生成頂層實體如圖2所示，“MODE”按鍵即為較時切換按鍵。當按鍵按第一下時，輸出端口“S_EN”為高電平，用于使能系統(tǒng)進入較秒狀態(tài)，同時輸出端口“SEL”輸出低電平，使得系統(tǒng)進入快速計時狀態(tài)（4HZ），方便較時；輸出端口“M_EN”為高電平，用于使能系統(tǒng)進入較分狀態(tài)；按第三次按鍵時，輸出端口“H_EN”為高電平，用于使能系統(tǒng)進入較時狀態(tài)；按第四次按鍵時，輸出端口“SEL”為高電平，用于使系統(tǒng)恢復正常速度計時（1HZ秒計時），三個輸出端口“S_EN” “M_EN” “H_EN”輸出低電平，使系統(tǒng)恢復正常計數(shù)。

由于按鍵所用開關為機械彈性開關，當機械觸點斷開、閉合時，由于機械觸點的彈性作用，一個按鍵開關在閉合時不會馬上穩(wěn)定地接通，在斷開時也不會一下子斷開。因而在閉合及斷開的瞬間均伴隨有一連串的抖動，為了防止這樣的現(xiàn)象，用VHDL語言編寫程序消除按鍵抖動。

1.1.3 對于整點報時功能

某點59分50秒報時，也就是當分計數(shù)器輸出“0101 1001”，秒計數(shù)器輸出“0101 0000”時，系統(tǒng)使能一個蜂鳴器鳴叫報時。具體電路如圖3下：

2 結(jié)語

QuartusⅡ是Altera公司的開發(fā)軟件，界面友好，使用便捷，功能強大，是一個完全集成化的可編程邏輯設計環(huán)境，是先進的EDA工具軟件。支持原理圖、VHDL、VerilogHDL等多種設計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。本文利用該系統(tǒng)設計可校時的電子鐘，達到了預期的開發(fā)設計效果。

參考文獻

[1] 張玉梅，周騰蛟，曲延華，等.QuartusⅡ仿真軟件在數(shù)字電子技術教學中的應用[J].沈陽師范大學學報：自然科學版，2014，32（1）：84-87.

[2] 黃聚義，潘傳勇.基于QuartusⅡ的交通燈控制器設計[J].儀表技術，2013（1）：39-41.

[3] 趙明富.EDA技術與實踐[M].北京：清華大學出版社， 2005.