劉正方，葉瑤瑤

（上海交通大學(xué) 電子信息與電氣工程學(xué)院，上海 200240）

0 引言

當(dāng)晶體管制造工藝從平面轉(zhuǎn)為三維，比如FinFet和多柵極，以及在三維NAND器件工藝上時，對前段CMP工藝結(jié)果表面形貌的精準(zhǔn)預(yù)測變得更加重要。前段的表面形貌高低差作為后段的輸入變量，會產(chǎn)生很大的影響。例如，在后段工藝中的銅層區(qū)域凹陷情況，由于前層的影響，將會突變?yōu)榱悸视绊懙囊蛩?。本文將解釋針對前段介質(zhì)層建模的方法，進一步地，對該模型進行驗證。在模型建立完成后，按照工藝設(shè)定對應(yīng)的規(guī)范和閾值，來定義工藝熱點。該過程需要配合工藝和整合部門，結(jié)合失效分析數(shù)據(jù)來創(chuàng)建合理的數(shù)值。一般來說，介質(zhì)層潛在的風(fēng)險熱點在于介質(zhì)的區(qū)域性研磨，對應(yīng)于模型中的表面形貌差異。

1 介紹

介電隔離層（見圖1）是介于前段器件和后段銅互連之間的層次，用于前后段層次的隔離。相關(guān)工藝被廣泛地應(yīng)用于半導(dǎo)體制造中。介質(zhì)隔離層的優(yōu)勢在于，由于介質(zhì)單一，可以很好地提供相對平坦的表面。從而使得光刻工藝窗口得到相應(yīng)的優(yōu)化。

圖1 介電隔離層工藝流程Fig 1 Dielectric isolation layer process

化學(xué)機械研磨（CMP）工藝是在介質(zhì)層生長之后，用于去除表面因材質(zhì)沉積導(dǎo)致的高低起伏的問題。理想情況下，經(jīng)過CMP之后，在同種材質(zhì)之間，表面形貌高低差應(yīng)該相差無幾。實際上，基于初始化圖形刻蝕而產(chǎn)生的沉積高低差和研磨墊的軟硬問題，在研磨之后，表面形貌在不同的圖形上還是存在較大的差異，呈現(xiàn)與圖形有相關(guān)性。與后段介質(zhì)研磨情況一樣，介質(zhì)隔離層在沉積前的圖形影響著沉積的形貌，也就使得CMP之后的區(qū)域性的高低程度與圖形有強相關(guān)性[1]。一般地，從常規(guī)性分析來看，CMP的結(jié)果可能與圖形密度相關(guān)。但在實驗中發(fā)現(xiàn)，由于研磨墊和研磨液等因素，介質(zhì)隔離層的表面形貌差異不僅與圖形密度相關(guān)，還會因線寬/線間距/周圍環(huán)境等因素的不同而不同[2]。

因此，對于介質(zhì)隔離層的變化，在芯片級不是簡單的分析可以預(yù)測的，而需要建立對應(yīng)的工藝模型[3]。用于分析工藝變化，研究工藝優(yōu)化方向，仿真預(yù)測表面形貌的高低差。整面的預(yù)測和分析風(fēng)險點所在的位置。進一步地針對設(shè)計版圖做優(yōu)化。在本文中，我們會用經(jīng)典的CMP建模方式對介質(zhì)隔離層進行建立模型。在模型調(diào)試和驗證之后，該模型可用于任意針對該工藝的產(chǎn)品工藝后結(jié)果預(yù)測[4]。同樣的，我們會討論在產(chǎn)品光罩生產(chǎn)之前，怎樣分析，預(yù)測模型并針對性地做優(yōu)化修改[5-6]。

2 模型調(diào)試與驗證

在本章中，我們會討論針對介質(zhì)隔離層建立CMP物理模型的方法，以及針對硅片數(shù)據(jù)的模型驗證結(jié)果。當(dāng)模型調(diào)試驗證之后，設(shè)計者可以使用該模型對設(shè)計版圖的介質(zhì)層厚度和表面形貌進行仿真和預(yù)測。

2.1 模型的調(diào)試

圖2 模型調(diào)試和仿真流程Fig 2 Model debugging and simulation process

圖2 展示了在建立高精度芯片級模型的方法和步驟。一般來說，分為模型調(diào)試和預(yù)測兩個階段。在模型調(diào)試階段，首先需要準(zhǔn)備包含設(shè)計圖形規(guī)則的不同線寬和圖形密度測試圖形的測試光罩。針對工藝流程，建立實驗計劃，并借助該光罩流片，獲取不同步驟的硅片數(shù)據(jù)[7]。在實驗數(shù)據(jù)方面，包含基于不同測試結(jié)構(gòu)的介質(zhì)厚度和材質(zhì)表面形貌。在量測數(shù)據(jù)中，材質(zhì)形貌方面，材質(zhì)碟形和區(qū)域性侵蝕值可以從表面形貌掃描來獲取。如圖3所示：

圖3 量測數(shù)據(jù)收集位置Fig 3 Location of measurement data collection

模型的調(diào)試過程是選取不同的工藝參數(shù)，選取不同的取值范圍，最優(yōu)化工藝參數(shù)組合的過程。圖4和圖5中顯示了模型最后擬合的結(jié)果。從兩者擬合結(jié)果來看，擬合均方根差在39埃，小于量測誤差50A.達到擬合標(biāo)準(zhǔn)。

圖4 表面形貌擬合結(jié)果Fig 4 Fitting results of surface topography

2.2 模型驗證和預(yù)測流程

在模型調(diào)試結(jié)束之后，模型文件可以用于預(yù)測介質(zhì)厚度和表面形貌的高低。在仿真預(yù)測流程中，設(shè)計版圖被按固定尺寸分割為格子。在最終表面形貌高低的預(yù)測熱圖中，每個單元格以像素點的形式表示。因此，此處稱該像素點為格點。通常來說格點的尺寸大小被設(shè)置在20微米。當(dāng)格點大小設(shè)置好之后，提取每個格點內(nèi)的圖形幾何信息，包括等效線寬，等效線間距，圖形密度，圖形周長等，用于后一步的仿真。當(dāng)幾何信息抽取之后，借助模型文件，對產(chǎn)品進行仿真。

圖5 介質(zhì)厚度擬合結(jié)果Fig 5 Fitting result of medium thickness

在模型被用于量產(chǎn)品之前，我們需要用硅片數(shù)據(jù)對模型進行驗證分析，以確認模型的精準(zhǔn)度。該流程保證了調(diào)試后模型的精準(zhǔn)度和可校驗性。以保證最終模型的量產(chǎn)預(yù)測。在校驗中，需要從真實產(chǎn)品上選擇不同圖形特征的圖形，與模型建立數(shù)據(jù)收集一樣，整理數(shù)據(jù)，對預(yù)測結(jié)果做對比驗證。

圖6展示了切片厚度數(shù)值和產(chǎn)品預(yù)測結(jié)果之間的關(guān)系，從結(jié)果來看，整體的預(yù)測結(jié)果從趨勢到絕對值，都非常匹配于模型。因此，此模型可用于量產(chǎn)品預(yù)測。

圖6 產(chǎn)品仿真預(yù)測與硅片數(shù)據(jù)對比Fig 6 Comparison between product simulation prediction and silicon chip data

3 模型應(yīng)用

在理想中，針對單材質(zhì)的CMP工藝，工藝研磨后的芯片內(nèi)結(jié)果應(yīng)該是非常平坦的。但是，實際中，非平坦化差異存在于芯片上的不同圖形的不同位置。以上驗證結(jié)果很好地印證了該情況。而且，在同樣的圖形密度的情況下，不同的線寬上所表現(xiàn)的結(jié)果存在差異。該情況就導(dǎo)致了潛在的后段的問題[8-9]。

在下例中，借助后段的銅互連層次，我們可以看到存不存在介質(zhì)隔離層之間的差異。而對于后段銅互連層次來說，該疊加的差異可能直接導(dǎo)致銅線的短接[10-11]。

4 結(jié)論

圖7 介質(zhì)隔離層對后段層次的影響Fig 7 Effect of the dielectric isolation layer on the posterior segment level

在本文中，介紹了半導(dǎo)體制造工藝中，前段介質(zhì)隔離層的化學(xué)機械研磨的建模方法和流程。在模型調(diào)試校驗完成后，該模型用于量產(chǎn)品的工藝結(jié)果預(yù)測。借助預(yù)測結(jié)果，對產(chǎn)品結(jié)果進行分析，優(yōu)化存在的工藝風(fēng)險點。進一步地，針對工藝潛在風(fēng)險點探測的可制造性設(shè)計流程可以從設(shè)計版圖上探測出工藝風(fēng)險點，例如表面形貌差異點。對后段工藝來說，銅線的短接和斷接會可以直接從設(shè)計中探測得知?；谖锢矸抡娴腃MP工藝模型提供數(shù)值化的反饋。在光刻版制作之前就可以對設(shè)計版圖進行優(yōu)化，從而達到良率提升，縮短從設(shè)計到制造的周期。