余 玄,陸 新,奚 軍,邵培南

(中國電子科技集團公司第三十二研究所,上海 201808)

0 概述

隨著經(jīng)典計算機的計算能力漸趨極限,擁有潛在巨大計算能力的量子計算機逐漸受到關注。自20世紀80年代美國物理學家費曼提出量子計算機的概念之后,不斷有新的算法設計和物理償試產(chǎn)生[1-3]。經(jīng)典比特在同一時刻只能表示0或1這2個數(shù)中的1個。量子比特的載體遵循量子力學的規(guī)律,可以處于0和1的相干疊加態(tài),這種特性稱為量子疊加,系統(tǒng)處于量子疊加的能力稱為相干性。量子計算是對量子比特進行一系列量子門操作的過程,計算結果在最終測量得到的概率幅中。據(jù)研究表明,一個實用的量子算法需用大量的量子邏輯門[3],需要較長的退相干時間完成這些操作,而且要求量子門操作具有極高精度。因此,量子計算的實現(xiàn)對量子比特的退相干時間以及操控精度提出新的要求。

類比經(jīng)典計算機的發(fā)展史,量子計算機目前仍處在電子管時代。量子計算機的物理實現(xiàn)方案有多種,包括但不限于離子阱[4]、核磁共振[5]、光子[6]、超導電路[7]。

離子阱體系技術是通過離子間的庫侖斥力和軸向的諧振子勢,使得N個離子在軸向形成N個振動(聲子)模式,這些振動模式通過聲子-激光-離子三者的共同作用實現(xiàn)量子信息的初態(tài)制備操控和讀取。核磁共振技術是利用分子自旋為1/2的原子核在外加磁場的作用下發(fā)生Zeeman劈裂形成量子比特的雙能級結構。垂直磁場方向的射頻脈沖可以改變核自旋拉莫爾旋進頻率進而實現(xiàn)量子比特的初態(tài)制備和門操作。光子的偏振和光子的路徑信息都可以用來編碼量子比特,用各種半波片和半透鏡等光學器件完成對量子比特的單比特操作。

目前,離子阱體系技術最大退相干時間達到10 min[4],3D超導量子比特能達到最大退相干時間為0.1 ms[7],核磁共振技術已經(jīng)利用多比特量子位實現(xiàn)量子算法的穩(wěn)定操作[5]。在量子計算實現(xiàn)的幾種技術方案中,超導量子計算具備系統(tǒng)集成度高、芯片設計和加工技術成熟等特點,從而成為各大企業(yè)和研究單位主要研究方向。例如IBM公司推出的在線量子計算云平臺,DWave公司的量子退火機,Google公司的72比特量子處理器均選用超導量子比特作為運算單元。本文對超導量子芯片的前沿進展進行分析,闡述超導量子比特的物理機理與優(yōu)缺點,并討論超導量子比特之間的耦合方案。

1 超導量子比特的物理原理

超導量子電路是肉眼可見的宏觀電路。在極低溫(～20 mK)環(huán)境下,超導體中自旋相反的電子結成庫伯對并凝聚成一個特殊的基態(tài)。要打破一個庫伯對并產(chǎn)生激發(fā)態(tài)需要的能量是2Δ。超導量子比特具有量子化的能級,盡管它由109～1012個鋁原子組成,卻可以被當作一個人工原子來處理[8]。將超導電路運用到量子信息處理過程的想法來源于超導隧道結中觀測到的宏觀量子遂穿效應[9],以及隨后對庫珀盒晶體管的研究[10]。

所有的超導量子比特都是基于約瑟夫森結[11]實現(xiàn)。常見的制備材料有鋁和鈮,絕緣層通常是氧化鋁,襯底材料常用藍寶石和硅。當溫度降至mK左右時,一個線性LC振蕩器表現(xiàn)出諧振子的物理特性,具有等間距的能級,能級間的躍遷是無差別的,不能用來做量子比特。而約瑟夫森結展示出非線性電路特性,能級不等間距,通常被用到的是最低2個能級。約瑟夫森結在超導體系中具有廣泛的應用。除了構成一個非諧振子外,還可以用它制備超導量子干涉儀(Superconducting Quantum Interference Device,SQUID)。SQUID能夠被外加磁場偏置所調節(jié)。利用約瑟夫森結的非線性特點,可快速改變量子比特的頻率,或者改變量子比特之間的耦合電感,此外還能用它來放大微弱信號[12-15]。

最基本的3種超導量子比特分別是電荷量子比特、磁通量子比特以及相位量子比特[16-19]。其他類型的超導量子比特,無一例外都用到了約瑟夫森結。除了具有非線性的特質,約瑟夫森結的能量耗散也幾乎可以忽略,是一種較為理想的基本構成單元。

如圖1(a)所示,電荷量子比特可簡單分為2種:一種是單結的電荷量子比特,左圖的交叉形狀代表約瑟夫森結,電壓源Vg通過電容對其進行偏置;另一種基于SQUID,右圖2個約瑟夫森結并聯(lián)形成一個SQUID,它同時受外加磁場和偏置電壓調制[20-21]。磁通量子比特的構造也可以分為2類:一類是在一個大的超導環(huán)中插入一個約瑟夫森結和一個大電感;另一類是在超導環(huán)中插入3個及以上的約瑟夫森結[22-23],如圖1(b)所示。相位量子比特的結構如圖1(c)所示,由一個被電流偏置的約瑟夫森結構成[19,24-25]。這3種基本超導量子比特將能級的基態(tài)和第一激發(fā)態(tài)分別作為量子比特的0和1狀態(tài),電荷、磁通以及相位則是控制能級結構的參數(shù)。將超導量子比特的基態(tài)至第一激發(fā)態(tài)的躍遷頻率記為ω01,第一激發(fā)態(tài)至第二激發(fā)態(tài)的躍遷頻率記為ω12。為了得到一個非線性的能級結構,比如|ω01-ω12|>>ω01,不同的超導量子比特會面臨不一樣的噪聲源,噪聲則會影響量子比特的退相干時間和調控精度。電荷量子比特對偏置電荷噪聲更加敏感,磁通量子比特對臨界電流噪聲和磁通噪聲較為敏感,相位量子比特對臨界電流噪聲更敏感。

圖1 超導量子比特電路示意圖

表征超導量子比特的物理特性有2個重要的參數(shù),即電容充電能Ec和約瑟夫森能EJ。Ec的大小取決于約瑟夫森結的電容或者與之相連的超導島的電容,EJ的取值則與結的遂穿電流有關。當EJEc時,結的遂穿效應占主要地位。因此,有一種對超導量子比特的分類方法是按照EJ/Ec的大小來劃分,比如從小到大依次是電荷量子比特(Ec/EJ～10)、磁通量子比特(EJ/Ec～50)、相位量子比特(EJ/Ec～106)。

在3種基本超導量子比特的基礎上衍生出許多其他種類的超導量子比特,比如Quantronium、Fluxonium、C-shunt flux qubit[26-28]、2D Transmon、3D Transmon、Xmon[29-31]、Gatemon、Andreev level qubit、Majorana[32-34]等。圍繞不同種類的超導量子比特的一個共同的話題是延長退相干時間,一種思路是改進量子比特的電路設計,使其對噪聲的敏感度降低[35],另一種延長退相干時間的途徑是優(yōu)化材料和工藝[36]。

超導量子比特的優(yōu)點是可以在標準的微加工環(huán)境下制備。它的工作頻段在標準射頻范圍內(nèi),與現(xiàn)有的微波電子技術結合緊密[37]。諸如電容、電感和傳輸線之類的電子元器件可以用來讀出超導量子比特的狀態(tài),或者用來控制它們。與普通的電子線路不同的是,為了防止量子比特退相干,超導量子比特的上述外圍電路也必須用無耗散的超導材料制成。盡管理論上電路是無耗散的,但是由于電路尺寸太大,材料特性也不可能完美,導致現(xiàn)有工藝制備的超導量子比特與環(huán)境的耦合還是很強烈,退相干時間受到限制。超導量子比特的門操作時間在幾十納秒量級,退相干時間則在幾十微秒量級,超導量子比特可在現(xiàn)有退相干時間內(nèi)進行數(shù)千次的門操作。

2 超導量子比特的耦合方式

經(jīng)典電路與量子線路的擴展分別體現(xiàn)在空間和時間2個不同的層面上。經(jīng)典電路的基礎門電路是單比特非門和兩比特與門,是物理實現(xiàn)的晶體管單元。同時經(jīng)典電路的一個輸出端可提供多個驅動信號,意味著信息可以被復制。因此,擴展經(jīng)典電路的方式是在空間上增加晶體管的數(shù)目。而量子線路的基礎構成是單比特旋轉門操作加上兩比特受控門操作,是運算過程中實施的控制操作。量子比特不可復制,擴展量子線路的方式是在時間上延長門操作序列。

量子比特與量子線路的上述特點使得構建一個具有邏輯功能的量子線路并不簡單。提高退相干時間和門保真度是其一個特點,此外還需要解決多量子比特的耦合以及布局問題。量子比特的耦合方式可以分為局域耦合與非局域耦合,按照芯片布局的方式大致可以分為陣列式與環(huán)繞式。量子比特的耦合方式如圖2所示。

圖2 超導量子比特的多種耦合方式

局域耦合指近鄰的量子比特通過簡單的電容電感互相耦合。以Xmon為例,它有一個十字形電容,通過這個電容能夠與相鄰的量子比特耦合,既可以組成一維陣列又可以擴展成二維陣列。如圖2(a)所示,其中,Q代表量子比特,數(shù)字是量子比特編號。其優(yōu)點是該設計不需要額外控制電路,例如諧振腔、SQUID、信號輸入線等電路,因此空間布局緊湊,在單位面積上能夠集成更多的量子比特,適用于表面碼設計。局域耦合的缺點是:相鄰2個量子比特的頻率需要一定設計間隔,導致量子比特頻率可調范圍受限。

非局域耦合的方式包含多種,其中一種是半波長共面波導諧振腔耦合[38-39]。如圖2(b)所示,量子比特通過電容與諧振腔互連,進行耦合操作時,調節(jié)量子比特的頻率使之與諧振腔的頻率相同。這種耦合的優(yōu)點是可控耦合與解耦,且不需要額外的偏置線,缺點是蜿蜒的諧振腔占用較多芯片空間。在這種設計方案中量子比特的頻率可調,而諧振腔的頻率固定。如圖2(c)是頻率可調的諧振腔耦合設計,該設計可通過調節(jié)諧振腔的頻率來改變耦合強度。在1/4波長諧振腔的接地端插入SQUID,外加一個磁場去調控SQUID環(huán)路的磁通量,改變其電感,進而改變諧振腔的頻率[40]。將transmon量子比特放在波腹處,它的頻率也可以通過外加磁場來調控。如圖2(d)是另一種改變諧振腔頻率設計,在半波長諧振腔的正中間插入DC SQUID陣列[41],諧振腔的兩端可通過電容連接量子比特。

除了用諧振腔作為耦合媒介,還可采用包含約瑟夫森結的各種電路來耦合量子比特。例如采用直流偏置的約瑟夫森結來耦合相位量子比特[13],或者使用磁場偏置的RF SQUID[42-43],如圖2(e)所示。以及用可調的總線 (Tunable Bus,TB)來耦合2個頻率固定的transmon量子比特[44],如圖2(f)所示。目前Google公司多用局域耦合與RF SQUID耦合,IBM公司則使用諧振腔耦合與TB耦合。

3 超導量子比特的擴展

超導量子比特的擴展主要包括2種方式:一種是陣列式布局;另一種是圍繞中心諧振腔的環(huán)繞式布局。其中,陣列式布局包括一維和二維陣列,代表性的芯片有Martinis小組的9-qubit[45]、IBM云平臺16-qubit[46]、Google公司的72-qubit以及D-Wave公司的2 000-qubit退火機。多量子比特的陣列式擴展方案如圖3所示。

圖3 多量子比特的陣列式擴展方案

圖3(a)是一個典型的陣列式擴展方案。以Xmon量子比特為例,它的頻率可調,同時與近鄰的量子比特之間通過十字電容直接耦合。每個量子比特有單獨的XY微波控制線以及Z直流偏置線,所有的量子比特復用一根讀出線。有研究表明[47],對于5-qubit一維陣列芯片,表面碼的門保真度閾值是99%,實測單比特門保真度達到了99.92%,雙比特門保真度可達99.4%,滿足量子計算最低閾值要求。

在此之后9-qubit一維陣列芯片問世,并實現(xiàn)了重復碼[45]。重復碼可以用于糾正數(shù)據(jù)比特和測量比特的比特翻轉錯誤,是一種較為簡單的表面碼。在單個量子比特的可靠度有保障的前提下,量子位計算誤差可通過量子糾錯來識別和校正。用越多的物理比特去表示一個邏輯比特,可讓邏輯比特的狀態(tài)保持得更持久。對一維陣列的嘗試是在為實現(xiàn)二維表面碼做準備,例如Google公司在2018年的美國物理學會會議上介紹了72位量子芯片,該芯片采用的是二維陣列布局,類似圖3(b)的二維陣列結構。

圖4(a)是基于耦合強度可調的陣列式布局方案。在9-qubit一維陣列芯片實驗中提到,可調控的參數(shù)越多,量子芯片的應用范圍會更廣闊[48]。該文獻采用的量子比特由電容、DC SQUID和并聯(lián)的電感組成,與典型的平面transmon量子比特相似。其中并聯(lián)的電感與RF SQUID耦合,可調節(jié)相鄰量子比特之間的耦合強度。D-Wave公司推出的2 000-qubit退火機采用的是二維陣列,類似圖4(b)的結構。量子退火機的運行對算法限制更多,能用它解伊辛模型但是不能分解大數(shù)。它的基本單元是磁通量子比特[49],量子比特之間的耦合強度可調節(jié)。

圖4 耦合強度可調的陣列式布局方案

IBM公司前后推出的幾款芯片多采用共面波導諧振腔來耦合近距離的量子比特。圖5(a)所示是一款5-qubit芯片,也是一種適用于表面碼的結構。其中用于耦合的電容與諧振腔均未在圖上標出,具體可參考文獻[50]。圖5(b)是IBM公司最新的20-qubit芯片結構,與Google公司的最近鄰耦合對比,IBM公司的芯片在此基礎上增加了耦合的靈活性,但又沒有達到全耦合。

圖5 IBM公司芯片布局方案

多量子比特芯片的另一種布局方案是全耦合的環(huán)繞式,如圖6所示。

圖6 全耦合環(huán)繞式布局方案

多量子比特芯片是由Martinis小組提出并測試的4個相位量子比特[51]。如圖6(a)所示,芯片上的每個相位量子比特都通過電容與中心的半波長諧振腔耦合。此外,每個量子比特都有一個1/4波長的存儲諧振腔未在圖中標出。通過調節(jié)量子比特的頻率,可使它與半波長諧振腔耦合或者解耦。利用這款芯片演示了經(jīng)過編譯的分解15的Shor算法,其中采用3個量子比特[52]。

同樣采用環(huán)繞式的還有一款10-qubit芯片。如圖6(b)所示,芯片由10個Xmon量子比特圍繞中心半波長諧振腔構成。在這款芯片上首次產(chǎn)生了10量子比特的GHz態(tài),是彼時固態(tài)量子體系中能達到的最大糾纏[53]。

目前被構造出的具有指數(shù)級加速的量子算法較少,Shor算法是其中的一種,而要實現(xiàn)Shor算法所需的量子比特數(shù)遠超出了現(xiàn)階段技術水平。因此,在擴展量子比特數(shù)量時,應該考慮算法的應用場景。一種思路是可應用表面碼的陣列式布局,用多個物理比特去表示一個邏輯比特,降低算法對保真度的要求,而基于表面碼的設計需要利用3D布線的方案。另一種思路是圍繞中心諧振腔的全耦合式布局,目標是提高單個量子比特的質量和保真度。對上述2種方案折衷考慮,從算法的實施難易程度來看,環(huán)繞式布局有一定優(yōu)勢,而從可靠性來看,陣列式布局較優(yōu)。目前各研究組多采用的是陣列式布局。

4 結束語

超導量子計算機具備芯片加工技術成熟、系統(tǒng)集成度高、可擴展性能好的優(yōu)勢,成為各大企業(yè)主要研究方向。超導量子比特利用約瑟夫森結在低溫下的非線性效應,構造出電荷量子比特、磁通量子比特、相位量子比特等。本文根據(jù)芯片設計思路和所選用耦合、布局擴展方式,選用合適的量子比特類型,并對近年來研究機構推出的主流擴展和布局方案進行分析,結果表明,陣列式的擴展方案實現(xiàn)的一維或者二維陣列,有利于實現(xiàn)量子算法編程,環(huán)繞式的擴展方案有利于實現(xiàn)最大糾纏和全耦合。實用化的量子計算面臨著2個挑戰(zhàn),一個是擴展量子比特數(shù)目,需要同時提高退相干時間,另一個則是提高量子門調控保真度,需要在量子位的數(shù)量和量子比特的質量2個維度上不斷推進。現(xiàn)有量子比特的芯片雖然在分解大數(shù)或者搜索算法上尚未應用,但可以用來進行量子物理模擬,在材料和生物領域發(fā)揮作用。不論采用何種耦合和布局方式,芯片的設計和加工都會變得越來越精細和具有技巧性,例如雙面布線設計或者3D布線設計是未來選擇方案之一。