韓志敏 張滿紅

摘要：介紹一種基于gm/ID參數(shù)的模擬集成電路設計優(yōu)化方法，通過建立gm/ID參數(shù)與柵源電壓和標準化電流查找表，能夠快速確定器件參數(shù)，簡化計算，縮短設計周期。與傳統(tǒng)設計方法相比具有適用于MOS管所有工作區(qū)域、滿足低功耗要求等優(yōu)點?；贑adence Spectre 0.5μm工藝對電路進行設計優(yōu)化仿真，仿真結果表明，該方法進行的手工估算與仿真值的誤差在可接受范圍以內(nèi)，達到設計要求。

關鍵詞：運算放大器;跨導電流比;標準化電流;厄利電壓;模擬集成電路

中圖分類號：TN432 文獻標識碼：A 文章編號：1007-9416（2019）12-0164-01

0 引言

隨著無線便攜式設備的迅速發(fā)展，對高速度、高精度、低功耗模擬集成電路的要求也日益增高[1]，復雜多樣的設計指標和設計變量關系紛繁復雜，參數(shù)與變量越多，設計過程也越復雜，其設計難度與設計周期也隨之而增加。使用gm/ID方法可以大幅提高設計效率，縮短設計周期，不僅適用于工作在強反型區(qū)的MOS管，同時滿足MOS管處在弱反型區(qū)與中等反型區(qū)的統(tǒng)一設計方法。傳統(tǒng)方法使用過驅(qū)動電壓Von難以滿足當前對低電壓、低功耗要求，而gm/ID查表法適用MOS管所有工作區(qū)，因此，對低電壓、低功耗電路設計具有指導意義。

1 gm/ID設計方法基本原理

1.1 仿真提取手工參數(shù)

基于EKV模型提出的gm/ID設計方法同樣具有上述特性;其次gm/ID設計方法是建立在跨導電流比（gm/ID）與標準化電流IN（IN=ID/（W/L））關系基礎之上的，gm/ID參數(shù)與MOS管工作區(qū)的關系可以通過下式導出：

（1）

可以得出，gm/ID的最大值在弱反型區(qū)，同時，隨著Vgs增加，gm/ID的比值隨著工作點向強反型區(qū)的移動而減小，因此，gm/ID比值可以反映MOS管的工作狀態(tài);其次，在給定的設計工藝中，對于所有NMOS管與PMOS管，gm/ID比值與Vgs的關系具有唯一性，而與器件的尺寸無關。同理，gm/ID比值與標準化電流的關系也具有唯一性，因此，當給定器件溝道長度L時，通過gm/ID-ID/（W/L）曲線通?？梢源_定晶體管的寬長比（W/L）。所以，在既定工藝下，只需要仿真得到一組關系曲線均適合所有設計，可以提高設計效率，縮短設計周期。

以往介紹的gm/ID方法對厄利電壓VA的影響沒有清晰的考慮在內(nèi)，其對運算放大器增益的影響至關重要，對于CMOS模擬集成電路，其本征電壓增益通常由下式計算得出：

（2）

其中VA即為MOS管厄利電壓，厄利電壓通常由下式定義：

（3）

由于溝道長度調(diào)制效應（CLM）與漏致勢壘降低效應（DIBL）的影響，VA通常不是一個定值，柵極偏壓在一定程度上對VA有影響，而漏端偏置電壓對VA值的影響更為顯著;當器件溝道長度L取定值時，MOS管的寬長比（W/L）對VA的影響可以忽略，VA的這些重要特性使設計者在電路設計時務必需將其考慮在內(nèi)。

1.2 gm/ID設計方法的一般步驟

（1）根據(jù)放大器設計要求中的Av，Power，GBW，PM，SR，確定電路的靜態(tài)電流ID等;

（2）根據(jù)設計要求中的放大器輸入、輸出范圍，計算部分MOS管的柵源電壓;

（3）選擇恰當?shù)臏系篱L度L，在模擬電路設計中通常的設計原則是L的最小值可取允許的MOS管的特征尺寸的二到五倍[2]（本文所采用0.5μm工藝，MOS管的溝道長度最小值取2μm較好）;

（4）結合已得參數(shù)Vgs，gm/ID參數(shù)，結合Vgs-gm/ID曲線、gm/ID-ID/（W/L）曲線，計算部分MOS管寬長比;

（5）利用已經(jīng)得到的參數(shù)，計算出VDS的值，根據(jù)VA-VDS曲線確定VA的值，最后計算增益是否滿足要求;

（6）仿真驗證，調(diào)整參數(shù)，直至滿足設計要求。

2 電路仿真和測試結果分析

采用Cadence公司的模擬仿真工具Spectre對電路進行仿真，仿真模型采用CSMC 0.5μm工藝BSIM3V3模型。從測試結果可以看出，由仿真得到的運算放大器低頻共模抑制比為94.8dB，低頻電源抑制比為87dB。經(jīng)瞬態(tài)仿真得到輸出曲線有一個振鈴，因此實際相位裕度小于60°，但系統(tǒng)仍保持較好穩(wěn)定性。相位裕度的不足是因為隨著輸入端直流電壓的改變使得運算放大器直流工作點改變所引起的，因此，設計者需要考慮電路穩(wěn)定性，在設計時留有一定余量[3]。

3 結論

本文提出了一種基于MOSFET gm/ID參數(shù)的模擬集成電路設計方法。該方法利用晶體管柵源電壓-gm/ID參數(shù)-標準化電流的唯一性關系，建立gm/ID查找表以提高設計效率，縮短設計周期。由于該參數(shù)與器件尺寸無關的特性，其查找表可重復使用，具有可復制性。另外，與傳統(tǒng)方法相比，基于給定工藝與模型建立的gm/ID查找表可以大幅度減小手工估算與仿真測試誤差，經(jīng)仿真驗證，其誤差在可接受范圍以內(nèi)。

參考文獻

[1] Konishi T，Inazu K，Lee J G，et al.Design Optimization of High-Speed and Low-Power Operational Transconductance Amplifier Using gm/ID Lookup Table Methodology[J].Ieice Transactions on Electronics，2011，94（3）：334-345.

[2] RJacob Baker，Harry W.Li，David E.Boyce，et al.CMOS電路設計布局與仿真[M].陳中建，譯.機械工業(yè)出版社，2006.

[3] 何樂年，王憶.模擬集成電路設計與仿真[M].北京：科學出版社，2008.

A gm/ID Methodology for CMOS OTA Design

HAN Zhi-min ，ZHANG Man-hong

（Institute of? Modern Electronic Science， North China Electric Power University， Beijing? 102206）

Abstract：This paper introduces a kind of analog integrated circuit design and optimization methodology based on the gm/ID parameter ， through establishing the gm/ID parameter versus the gate-source voltage and the normalized current lookup tables， designer can quickly determine the device parameters， simplify the calculation，shorten the design cycle.Compared with the traditional design method，it is suitable for all operation regions， meet the demands of low power MOS transistors. Simulation and optimization based on Cadence Spectre 0.5μm process showed that this methodology can minimize the error between manual and simulation under the acceptable range and satisfies the desired specifications.

Key words：operational amplifier; transconductance-current ratio; the normalized current; early voltage; analog IC