陳 顥，王伏亮，王 寧，葛永高

（江蘇方天電力技術(shù)有限公司，江蘇 南京 210000）

0 引 言

開(kāi)關(guān)電源具有電壓輸入范圍寬、輸入輸出電源隔離、功率密度大以及高效率的特點(diǎn)，被大量應(yīng)用于智能電網(wǎng)的綜合自動(dòng)化系統(tǒng)等場(chǎng)景，在現(xiàn)場(chǎng)環(huán)境條件惡劣、工作電磁環(huán)境復(fù)雜、安全穩(wěn)定性高的繼電保護(hù)裝置中的應(yīng)用尤其廣泛[1]。隨著半導(dǎo)體技術(shù)的發(fā)展，大量的DSP、FPGA等元器件電源廣泛采用了3.3 V等低電壓供電。由于繼電保護(hù)裝置傳統(tǒng)主電源一般為±24 V、±5 V輸出，因此需要將5 V電源降壓后供給相關(guān)電子元器件負(fù)載使用。為了得到高性能的開(kāi)關(guān)電源，提升系統(tǒng)運(yùn)行穩(wěn)定性，本文針對(duì)降壓型BUCK變換電路進(jìn)行研究，分析電壓電流脈動(dòng)對(duì)系統(tǒng)產(chǎn)生的不利影響，提出了抑制BUCK電源干擾的PCB電路優(yōu)化設(shè)計(jì)方案，對(duì)BUCK電源的實(shí)際應(yīng)用具有較強(qiáng)的指導(dǎo)意義。

1 BUCK等效電路分析

1.1 BUCK變換器等效電路

BUCK變換器是一種降壓型DC/DC單管非隔離型直流變換器。在連續(xù)工作模式下，它的兩種工作方式的簡(jiǎn)化等效電路如圖1（a）和圖1（b）所示[2]。圖1中電源為理想電壓源，濾波電感為等效串聯(lián)阻抗Rls和感值L，輸出電容只考慮等效串聯(lián)電阻Req和容值Co。

由圖1可以看出，在開(kāi)關(guān)電源的高頻導(dǎo)通、關(guān)斷過(guò)程中，電路中不可避免會(huì)出現(xiàn)電壓電流的脈動(dòng)變化。由于電壓差可以產(chǎn)生電場(chǎng)，電流的流動(dòng)可以產(chǎn)生磁場(chǎng)，因此電壓電流的大量高頻脈動(dòng)信號(hào)在開(kāi)關(guān)電源內(nèi)部會(huì)產(chǎn)生變化的電磁場(chǎng)。這些信號(hào)在回路中經(jīng)傳導(dǎo)或輻射會(huì)產(chǎn)生較大的電磁干擾，對(duì)高頻敏感器件如模擬器件的工作造成干擾，使某些器件性能降低或?qū)е略O(shè)備整體無(wú)法正常工作。

圖1 電感儲(chǔ)能階段等效電路

1.2 脈動(dòng)電流干擾分析

實(shí)際工作時(shí)，開(kāi)關(guān)電源電路中輸入輸出端的電流大小會(huì)不停發(fā)生變化，若電流時(shí)間變化率很大，則系統(tǒng)紋波噪聲也易增大，傳導(dǎo)至負(fù)載上易對(duì)系統(tǒng)其他元件產(chǎn)生較強(qiáng)的干擾[3]。

當(dāng)BUCK電源正常工作時(shí)，假設(shè)負(fù)載恒定，對(duì)電流脈動(dòng)變化情況進(jìn)行分析。通過(guò)對(duì)圖2中開(kāi)關(guān)電源電流脈動(dòng)的分析可知：

（1）最大電流變化率是輸入端電容的返回電流，以及BUCK電源芯片反向功率管的續(xù)流路徑，變化范圍為0～負(fù)荷總電流。

（2）其次為電源輸出電流和負(fù)載側(cè)電容電流的變化。

（3）理想情況下，如負(fù)載恒定，負(fù)載側(cè)電流的變化率最小。

（4）實(shí)際使用時(shí)，負(fù)載多為電子器件和模擬器件的混合使用，負(fù)荷電流也呈現(xiàn)高頻脈動(dòng)狀態(tài)。當(dāng)負(fù)載側(cè)電流變化較大時(shí)，前端電流及負(fù)載電流的變化率也會(huì)很大。

圖2 BUCK電源電流脈動(dòng)示意圖

在高頻情況下，較大的脈動(dòng)電流在地平面上的傳導(dǎo)會(huì)產(chǎn)生明顯的電壓抖動(dòng)和壓降，影響B(tài)UCK電源反饋參考電壓的穩(wěn)定。同時(shí)，地平面上的脈動(dòng)輻射或傳導(dǎo)至負(fù)載端，會(huì)對(duì)負(fù)載產(chǎn)生較大干擾，影響如AD采樣芯片等的準(zhǔn)確度，降低系統(tǒng)的采樣測(cè)量精度，嚴(yán)重時(shí)甚至?xí)?dǎo)致設(shè)備無(wú)法正常工作。因此，抑制電流的變化率，為電流變化率大的功率回路構(gòu)建專有電流通路，避免其流經(jīng)無(wú)關(guān)回路，可維持參考地平面電平的穩(wěn)定，顯著減小脈動(dòng)電流對(duì)系統(tǒng)的電磁干擾，提高設(shè)備運(yùn)行的穩(wěn)定性。

2 抑制BUCK電源干擾的PCB布局設(shè)計(jì)

2.1 干擾抑制方法

開(kāi)關(guān)電源的PCB排版布線[4]對(duì)于抑制開(kāi)關(guān)電源的紋波和電磁干擾非常關(guān)鍵。開(kāi)關(guān)電源的紋波太大或者開(kāi)關(guān)電源的電磁干擾容易影響板上其他電子元件的正常工作，因此根據(jù)電源電路的特點(diǎn)，正確合理進(jìn)行電源PCB板設(shè)計(jì)和布局十分重要。

電路板上能量交換主要集中于器件的電源和地引腳，這些引腳一般直接和地平面相連。因此，適當(dāng)增大地平面的面積，選擇開(kāi)關(guān)頻率合適的電源芯片和高頻特性好、低ESR的輸出電容作為濾波電容，對(duì)減少端電壓的紋波、降低干擾有較好的效果。

為抑制脈動(dòng)電流變化對(duì)系統(tǒng)的影響，宜為大脈動(dòng)電流設(shè)計(jì)專有的電流通路，對(duì)平面上的電流分布進(jìn)行合理分配和布置，并采用相應(yīng)的屏蔽抑制，以減小其對(duì)臨近回路或電源參考地平面電位的影響，從而提高輸出的穩(wěn)定。

對(duì)于一些關(guān)鍵信號(hào)（如外界較敏感的電平信號(hào)）的地線布置，必須盡量縮小引線長(zhǎng)度，減小信號(hào)的回流面積。另外，為集成電路芯片的電源端添加合適的解耦電容，也可有效減少噪聲[5]。

2.2 PCB布局優(yōu)化設(shè)計(jì)

根據(jù)以上分析，對(duì)BUCK電源信號(hào)回路的PCB布局進(jìn)行優(yōu)化設(shè)計(jì)。理想的BUCK電源PCB布置示意圖如圖3所示。

圖3 理想的可抑制BUCK電源干擾的PCB布局設(shè)計(jì)

（1）為抑制地平面上的脈動(dòng)電流形成傳輸環(huán)路，對(duì)平面上的電流分布進(jìn)行分配布置，特別設(shè)計(jì)了輸入地平面和參考地平面，兩者間通過(guò)大面積銅箔過(guò)孔相連。

（2）電流變化最大的輸入端電容和BUCK芯片反向功率管電流路徑，設(shè)計(jì)布置在獨(dú)立的銅箔回路中，不流經(jīng)參考地平面和輸入地，消除了大電流脈動(dòng)對(duì)參考地平面回路的影響。

（3）輸入地與參考地平面間經(jīng)銅箔過(guò)孔相連，阻抗相對(duì)較高，因此輸入電源電流絕大部分由獨(dú)立的輸入地流回電源，而不流經(jīng)參考地平面，進(jìn)一步減小了參考地平面脈動(dòng)電流的分布。

（4）負(fù)載電流直接由參考地平面返回到輸出/輸入電容的地GND，返流回路路徑最短，減小了負(fù)載系統(tǒng)的交流阻抗，有利于抑制電磁干擾EMI。

（5）BUCK參考地接入點(diǎn)與參考地平面連接，無(wú)脈動(dòng)大電流通過(guò)；BUCK電源調(diào)節(jié)參考電壓從電源輸出Vout處就近獲得，較為穩(wěn)定。

（6）增大輸入地和參考地平面的銅箔面積，以減小高頻阻抗和屏蔽外來(lái)的電磁干擾。

采取以上布局設(shè)計(jì)，可以有效減少電流時(shí)間變化率流經(jīng)參考地平面或產(chǎn)生環(huán)路電流對(duì)電源的影響，提高了輸出電壓的穩(wěn)定性和電源的性能。

3 設(shè)計(jì)實(shí)現(xiàn)及測(cè)試

根據(jù)理論分析與PCB布局優(yōu)化設(shè)計(jì)，開(kāi)關(guān)電源印制電路板實(shí)際電路如圖4所示。

圖4中，開(kāi)關(guān)電源TPS54310為具有可調(diào)節(jié)輸出電壓的同步整流BUCK型DC-DC電源模塊，輸出電流可達(dá)3 A，默認(rèn)頻率f=350 kHz。按照?qǐng)D4布置，電源輸入地與參考地平面布于不同層銅箔上。實(shí)際測(cè)試時(shí)，該印刷電路PCB板上的電源輸入電壓Vin=5 V，輸出電壓Vout=3.3 V，電路板上帶DSP芯片TMX320 C6747、FPGA芯片Cyclone III以及存儲(chǔ)器等負(fù)載進(jìn)行測(cè)試，采用泰克Tektronix DPO4104數(shù)字示波器輸出電壓紋波測(cè)量，紋波波形如圖5所示。其中，橫坐標(biāo)為時(shí)間，每格代表100 ms；縱坐標(biāo)為電壓值，每格代表20.0 mV。

圖4 開(kāi)關(guān)電源PCB實(shí)際電路圖

從圖5可以看出，負(fù)載情況下開(kāi)關(guān)電源輸出Vout紋波的均方根值僅為Vrms=9.053 mV，電壓波動(dòng)很小，說(shuō)明該P(yáng)CB布局優(yōu)化設(shè)計(jì)對(duì)電源紋波及電磁干擾的抑制效果十分明顯，達(dá)到了預(yù)期目標(biāo)。

4 結(jié) 論

本文通過(guò)分析BUCK電路元器件工作狀態(tài)，闡述了脈動(dòng)電流對(duì)系統(tǒng)運(yùn)行性能的影響，并提出了BUCK電源干擾的抑制方法。根據(jù)該抑制方法進(jìn)行BUCK電源的PCB布局優(yōu)化設(shè)計(jì)，實(shí)際測(cè)試結(jié)果表明，該方法有效抑制了BUCK電源輸出紋波的大小，提高了負(fù)載情況下輸出電壓的穩(wěn)定性，降低了電源對(duì)系統(tǒng)的電磁干擾，具有較強(qiáng)的實(shí)用性。

圖5 電源輸出的紋波波形