劉 通，崔業(yè)兵

(上海航天控制技術(shù)研究所，上海 201109)

0 引言

MOSFET以其開關(guān)速度快、導(dǎo)通電阻低等優(yōu)點在電動自行車、電動叉車和電動伺服驅(qū)動器中均得到了廣泛的應(yīng)用。在工業(yè)應(yīng)用中，往往需要多個分立器件并聯(lián)，或采用多器件并聯(lián)結(jié)構(gòu)的功率模塊[1-2]，才能實現(xiàn)傳導(dǎo)大電流的能力。然而，由于MOSFET器件參數(shù)、回路寄生參數(shù)和驅(qū)動電路的不一致，MOSFET并聯(lián)時，將產(chǎn)生各并聯(lián)MOSFET電流不均衡的問題，包括穩(wěn)定導(dǎo)通后的靜態(tài)電流不均衡，以及開關(guān)過程中的動態(tài)電流不均衡[3-4]。不均衡現(xiàn)象會使并聯(lián)器件產(chǎn)生不對稱的開關(guān)速度、導(dǎo)通電壓和電流以及器件損耗，會使最薄弱的并聯(lián)器件因過載而損壞，并危及其他并聯(lián)器件的安全[5-6]。

針對多個MOSFET器件并聯(lián)的電流不均衡問題，已有文獻對其產(chǎn)生機理及應(yīng)對措施進行了研究。文獻[7-9]分別從數(shù)學理論推導(dǎo)、多管并聯(lián)實驗以及器件散熱條件等方面對并聯(lián)MOSFET的靜態(tài)和動態(tài)均流特性進行的研究表明：器件參數(shù)的差異性以及電路板的布局布線引入的寄生電感對并聯(lián)MOSFET動態(tài)和靜態(tài)均流具有很大影響，而導(dǎo)通電阻則影響并聯(lián)器件的靜態(tài)電流均衡等。文獻[10-12]通過仿真對并聯(lián)MOSFET均流特性進行了分析，提出并驗證了各自的均流措施，主要包括篩選參數(shù)一致的器件、優(yōu)化器件布局以及合理布線使寄生參數(shù)盡可能均衡等被動均流方法；文獻[12]提出了一種柵極電阻補償方法解決并聯(lián)MOSFET動態(tài)不均衡問題。此外，在文獻[13]中提出了一種基于差分電流傳感器檢測的主動均流方法，通過閉環(huán)控制并聯(lián)器件的電流偏差，達到對各個并聯(lián)器件的開關(guān)時間的控制，進而實現(xiàn)電流調(diào)控。然而，由于導(dǎo)致并聯(lián)MOSFET不均流的因素很難避免，常見的均流方法都有各自的局限性，因此，仍需進一步研究主動均流方法。

本文通過建立功率MOSFET并聯(lián)的電路及數(shù)學模型，在分析導(dǎo)致MOSFET并聯(lián)支路不均流的影響因素的基礎(chǔ)上，根據(jù)法拉第電磁感應(yīng)定律，采用串入耦合電感的均流方法[14]，通過仿真實驗對該模型以及均流方法的有效性和可行性進行了驗證，為基于功率MOSFET并聯(lián)的低壓大電流逆變器設(shè)計提供了有效的技術(shù)途徑。

1 功率MOSFET并聯(lián)不均流分析

功率MOSFET的并聯(lián)應(yīng)用中，并聯(lián)器件之間的均流問題包括靜態(tài)均流和動態(tài)均流。靜態(tài)電流是指功率器件在穩(wěn)定導(dǎo)通的工作狀態(tài)下通過的電流；動態(tài)電流是指功率器件在開通和關(guān)斷時的電流[11]。

本文將使用仿真軟件Multisim 對并聯(lián)MOSFET回路進行仿真，仿真電路如圖1所示，分析并聯(lián)功率MOSFET各支路的靜態(tài)和動態(tài)均流問題。在測試電路中，包括2個被測器件Q1和Q2，兩者并聯(lián)運行。功率MOSFET的電氣特性參數(shù)主要包括：柵極內(nèi)電阻Rg，不規(guī)則PCB布線在漏、源、柵極分別引入的寄生電感，Lg、Ld和Ls。Q1和Q2共用同一個驅(qū)動電路，總的柵極電阻為RG，驅(qū)動電壓為VGS。Ld1(Ld2)為不規(guī)則PCB布線引起的漏極寄生電感，同理Ls1(Ls2)為源極寄生電感。Lg1(Lg2)為柵極寄生電感。Udc為母線電壓，L為負載電感，Cdc為母線電容。Lσ、Lesl分別為母線電源以及母線電容的寄生電感。

并聯(lián)MOSFET可等效為一個開關(guān)功率器件，開通狀態(tài)時，直流電源和母線電容對其供電；關(guān)斷狀態(tài)時，負載電感L、負載電阻及反并聯(lián)二極管組成續(xù)流回路。在功率管導(dǎo)通過程中，母線電源和母線電容的寄生電感Lσ、Lesl，以及負載電感L等構(gòu)成功率振蕩回路。但是，這屬于并聯(lián)器件的外部電路特征，對并聯(lián)支路電流的影響不大。所以，在分析中將忽略母線電源和母線電容的寄生電感Lσ、Lesl的影響。

因此，圖1中各支路寄生電感和電阻可分別簡化表示為

(1)

在開通與關(guān)斷過程中，MOSFET的漏源電阻Rds由柵源電壓ugs控制，令uds為漏源電壓，Vth為閾值電壓，VGP為平臺電壓，Cgd(av)為柵漏電容平均值，Rdson為漏源極間導(dǎo)通電阻[15]?？傻?/p>

(2)

在開關(guān)過程中，漏極電流id可表示為

(3)

其中，gm為跨導(dǎo)，且有

(4)

其中，ugs(t)為t時刻的柵源電壓；μ為載流子有效遷移率；COX為柵氧化層的單位面積電容；W和LCH分別為溝道的寬度和長度；系數(shù)β和負荷電流IL可按式(5)、式(6)計算[1]。

(5)

(6)

其中，Δt為器件的開通時間。

圖1 并聯(lián)功率MOSFET的仿真電路Fig.1 Simulation circuit of parallel power MOSFET

1.1 器件參數(shù)不一致的影響

由式(3)可知，跨導(dǎo)、閾值電壓和導(dǎo)通電阻等因素會對電流的靜態(tài)特性產(chǎn)生影響，而驅(qū)動電阻RG和寄生電感則會對功率MOSFET的動態(tài)特性產(chǎn)生影響。當MOSFET并聯(lián)時，這些影響因素都可能致使各并聯(lián)支路中產(chǎn)生靜態(tài)和動態(tài)電流不均衡現(xiàn)象。

在穩(wěn)定導(dǎo)通狀態(tài)下，并聯(lián)器件的導(dǎo)通電流特性主要由導(dǎo)通電阻決定。并聯(lián)支路導(dǎo)通電流可以分別表示為

(7)

式中，Rdson1和Rdson2為導(dǎo)通電阻，iL=id1+id2為2個并聯(lián)支路的電流之和，則有

(8)

令偏差電流Δid=id1-id2,由式(7)有

(9)

由式(9)可知，偏差電流Δid受導(dǎo)通電阻Rdson的影響。當器件導(dǎo)通電阻越接近相等時，系數(shù)λ越接近于1，此時不均衡電流趨于0，從而均流效果最好。

基于Multisim仿真軟件，當Rdson有差異時，并聯(lián)功率MOSFET的電流輸出結(jié)果如圖2所示，其中Q1和Q2的導(dǎo)通電阻分別為50mΩ和60mΩ，導(dǎo)通電阻的偏差導(dǎo)致了并聯(lián)支路電流的不均衡現(xiàn)象。

圖2 不同導(dǎo)通電阻的MOSFET并聯(lián)效果Fig.2 Paralleled MOSFETs with different on-resistances

1.2 寄生參數(shù)不一致的影響

MOSFET并聯(lián)均流的寄生參數(shù)主要包括：柵極引線電感Lg、源極引線電感Ls和漏極引線電感Ld等，在多管并聯(lián)時一定要盡量使對應(yīng)的各引線長度相同。

1.2.1 漏極電感

根據(jù)基爾霍夫定律，對于漏極電感，有

(10)

在導(dǎo)通電阻一致的情況下，即令Rds1=Rds2=Rds，則有

(11)

對于有差異的漏極電感，令Ld1=Ld2+ΔLd，則有

(12)

(13)

由式(12)、式(13)可得

(14)

(15)

當測試條件一定時，Uds、L、Rds為常數(shù)，偏差電流Δid與ΔLd成正比。在 Δt時刻，并聯(lián)兩支路誤差電流Δid與Q1導(dǎo)通電流id1的比例可表示為

(16)

并聯(lián)支路間電流的不均衡度與ΔLd、Rds和Δt均有關(guān)系，對于動態(tài)的情況，則有

(17)

式(17)表明，導(dǎo)通電阻Rds越大，負荷電流越大，在開關(guān)過程中不平衡電流的衰減速率越大，從而有利于達到動態(tài)均流。

1.2.2 源極電感

對于源極電感，假定器件的閥值電壓和跨導(dǎo)參數(shù)相同，令gm為跨導(dǎo)；us為源極電感上的壓降；Vth為閾值電壓,同理有

(18)

由式(18)可得

(19)

因此，有

(20)

令Ls1=Ls2+ΔLs，則有

(21)

(22)

在Δt時刻，偏差電流與id1間的比例為

(23)

與式(16)相比，假設(shè)Ls2=Ld2、ΔLd=ΔLs，由于1/gm>Rdson，因此可知，源極電感較漏極電感對穩(wěn)態(tài)電流差異的影響更小。

在開通和關(guān)斷時，根據(jù)式(21)可知，偏差電流Δid與源極電感差異ΔLs、源極電感Ls、跨導(dǎo)gm和器件的初始電流id1(Δt)有關(guān)。由于1/gm>Rds，故動態(tài)電流的變化速率更大。

1.2.3 柵極電感

假設(shè)并聯(lián)器件的其他參數(shù)一致，僅考慮柵極寄生電感的差異，可得

(24)

其中，ig1和ig2為并聯(lián)支路柵極驅(qū)動電流，故電流的差異可表示為

(25)

(26)

其中，Rg為柵極回路的總電阻。

1.2.4 仿真分析

采用Multisim進行仿真分析，如圖3所示。

(a)不同漏極電感Ld

(b)不同源極電感Ls

(c)不同柵極電感Lg圖3 不同寄生參數(shù)對MOSFET并聯(lián)的影響Fig.3 Influence of different parasitic parameters on MOSFET parallel connection

通過仿真圖可以得出如下結(jié)論：

1)漏極電感對均流的影響

圖3(a)中，Ld1=30nH，Ld2=5nH，設(shè)定源極電感、柵極電感和柵極電阻參數(shù)均相同。從圖中可以看出，當漏極引入電感不同時，Q2先導(dǎo)通，在開通后分擔大部分電流，在穩(wěn)定后兩管電流趨于一致。在關(guān)斷過程中，關(guān)斷時間受到漏極寄生電感的影響不大。

2)源極電感對均流的影響

圖3(b)中，Ls1=30nH，Ls2=5nH，漏極和柵極電感相同，柵極電阻相同，可以看出，源極電感小的Q2先開通并且先關(guān)斷。在導(dǎo)通時，Q2比Q1多承擔了近1倍的電流，并隨導(dǎo)通過程而逐漸減小至相同，當2個功率管完全導(dǎo)通后電流才分配均勻；關(guān)斷過程中源極寄生電感對功率管關(guān)斷時間有很大影響，圖中Q2先關(guān)斷，過程中Q1比Q2多承擔1/4的電流。

3)柵極電感對均流的影響

圖3(c)中，Lg1=20nH，Lg2=15nH，漏極和源極電感相同，柵極電阻相同，可以看出，當柵極電感Lg有差異時，導(dǎo)通和關(guān)斷過程中柵極電感對均流影響很小。

2 功率MOSFET并聯(lián)主動均流原理

基于耦合電感的MOSFET并聯(lián)均流控制方法，能夠?qū)Π▌討B(tài)不平衡電流以及靜態(tài)不平衡電流在內(nèi)的不平衡電流均起到抑制作用，從而實現(xiàn)并聯(lián)MOSFET的各支路電流的均衡性，并且可以有效降低各MOSFET器件的開通和關(guān)斷損耗差異，對各MOSFET器件進行有效保護，延長使用壽命，提升并聯(lián)器件的電氣性能和耐用性。

2.1 主動均流的原理

耦合電感實現(xiàn)并聯(lián)均流的原理為：將耦合在公共磁芯上的匝數(shù)相同的2個線圈串入并聯(lián)支路中，當有電流流過時，磁路中將產(chǎn)生方向相反的磁通。

當并聯(lián)MOSFET參數(shù)一致、并聯(lián)支路完全對稱，且2個并聯(lián)支路中的電流相等時，合成的磁通為0；當導(dǎo)通電阻和線路寄生參數(shù)等有差異時，并聯(lián)支路產(chǎn)生的偏差電流將在磁芯中產(chǎn)生磁通，并感應(yīng)出電動勢，根據(jù)法拉第電磁感應(yīng)定律，該感應(yīng)電動勢將維持并聯(lián)支路電流偏差趨向于0，從而實現(xiàn)并聯(lián)支路電流趨于均衡。

根據(jù)環(huán)路安培定理，有

ni=∮Hdl=H2πR

(27)

式中：n為線圈匝數(shù)；i為流過線圈的電流；H為磁場強度；R為線圈的等效半徑。

假設(shè)2個線圈匝數(shù)相等為n，回路的激磁電感Lm所產(chǎn)生的感應(yīng)電動勢對支路的偏差電流Δid具有抑制作用，Lm和由Δid產(chǎn)生的感應(yīng)電動勢uf滿足

(28)

其中

ΔΦ=ΔBS

(29)

ΔB=μrμ0(H1-H2)

(30)

式中：ΔΦ為磁通，ΔB為磁場強度，S為磁芯截面積；μ0為空氣磁導(dǎo)率，μr為磁芯相對磁導(dǎo)率，H1和H2分別為并聯(lián)支路中產(chǎn)生的磁場強度。

由式(27)～式(30)可得，感應(yīng)電動勢uf為

(31)

由式(31)可得，激磁電感為

(32)

由式(32)知，抑制并聯(lián)支路偏差電流的電感為耦合線圈之間的激磁電感，對其可產(chǎn)生較強的抑制作用。

2.2 耦合電感的設(shè)計方法

如圖4所示，由基爾霍夫定律，有

(33)

圖4 耦合電感對并聯(lián)均流的影響Fig.4 Effect of coupled inductors on parallel current sharing

其中，Lm?max{Ld1+Ls1,Ld2+Ls2}，故式(33)可簡化為

(34)

另Rds1=Rds2+ΔRds，代入式(34)得

(35)

因此，偏差電流的動態(tài)響應(yīng)時間可近似表示為

τs≈Lm/Rds

(36)

(37)

由式(37)可知，Δid的穩(wěn)態(tài)抑制效果和耦合電感的大小無關(guān)，其動態(tài)抑制效果主要由響應(yīng)時間τs決定。由于ΔRds?Rds，采用耦合電感后，不平衡電流可以得到抑制。

3 實驗驗證

為量化并聯(lián)器件電流的不平衡情況，定義不平衡度為

(38)

選用功率MOSFET器件IRF530N，構(gòu)成2個功率器件并聯(lián)不均衡回路，電磁線圈原副邊各5匝，激磁電感Lm和漏感分別為30μH和100nH，測試器件Q1和Q2導(dǎo)通電阻分別為5mΩ和10mΩ。

針對無均流措施和耦合電感均流兩種情況，如圖5所示，給出了并聯(lián)器件開通、關(guān)斷以及穩(wěn)態(tài)情況下的運行情況。圖5為采用耦合電感前后，均流效果對比圖。

(a)無均流措施和耦合電感均流對比

(b)開通過程

(c)關(guān)斷過程圖5 基于耦合線圈的主動均流效果Fig.5 Effect of active current sharing with coupling inductor

并聯(lián)均流對比情況如表1所示。

表1 并聯(lián)均流對比

對于穩(wěn)態(tài)情況下，若不采用均流措施，并聯(lián)器件的電流分別為10.176A和9.652A，其不平衡度α≈5.28%；采用耦合電感后電流分別控制為9.915A和9.905A，其不平衡度α<1%，更為均衡。另外，并聯(lián)器件電流開通上升時間，分別從無均流措施的2.643μs和2.425μs，增加為加入耦合電感均流的3.351μs和3.346μs；同理，采用耦合電感均流后，器件的電流下降時間也從2.766μs和2.561μs增大為4.360μs和4.251μs。由此可見，采用串入耦合電感實現(xiàn)并聯(lián)器件均流的同時，也會延長器件的電流上升和下降時間。

從圖5中也可以看出，串入耦合電感后，并聯(lián)MOSFET之間的靜態(tài)電流更加均衡，從而使器件的損耗更加均勻；在開通和關(guān)斷過程中，峰值電流亦得到有效抑制，達到很好的均衡效果，從而顯著提高了并聯(lián)支路電流均流效果。

4 結(jié)論

在MOSFET并聯(lián)工作模式中，由于MOSFET參數(shù)的分散性和回路的不對稱性等因素，將使并聯(lián)MOSFET支路中產(chǎn)生電流不均現(xiàn)象。本文通過Multisim仿真，在分析功率MOSFET并聯(lián)不均流因素的基礎(chǔ)上，給出了基于耦合電感的并聯(lián)主動均流方法；通過理論推導(dǎo)以及仿真試驗驗證了該方法可以很好地抑制靜態(tài)和動態(tài)電流的不均衡現(xiàn)象，證明了其可行性和有效性，得出如下結(jié)論：

1)在并聯(lián)MOSFET回路中，MOSFET導(dǎo)通電阻的差異，電路參數(shù)不匹配，如漏極、源極、柵極電感的差異性等都將導(dǎo)致并聯(lián)MOSFET回路產(chǎn)生不均衡現(xiàn)象，而這些因素在并聯(lián)MOSFET設(shè)計中均不可避免；

2)不平衡電流會使耦合電感產(chǎn)生較大的激磁電感，而平衡電流使其產(chǎn)生較小的漏感，因此，串入耦合電感可有效抑制并聯(lián)支路間的不平衡電流，起到主動改善不均流現(xiàn)象的作用；

3)通過仿真試驗，得出串入耦合電感不僅可以實現(xiàn)良好的動態(tài)均流，而且靜態(tài)均流也得到顯著改善，在均衡各并聯(lián)器件損耗的同時，還有效降低了并聯(lián)器件的開通和關(guān)斷損耗；但是同時也會延緩器件電流的上升和下降速率。