潘杰

摘 ?要：MF200多頻中波發(fā)射機采用全新的數(shù)字調(diào)制器技術(shù)對音頻信號及射頻進行處理和分配控制，采用了自適應(yīng)采樣率轉(zhuǎn)換方法對音頻信號進行采樣率提升同步至載波頻域內(nèi)。針對信號采樣率轉(zhuǎn)換及高頻音頻信號抽樣量化失真的問題，采用了CIC數(shù)字內(nèi)插濾波器設(shè)計方案。方案對異步采樣率轉(zhuǎn)換輸出后的音頻信號進行固定8倍內(nèi)插，將音頻信號采樣率自適應(yīng)變換到載波頻率上，并在調(diào)制器音頻處理板FPGA上實現(xiàn)。實際測試表明，該方案可以有效解決高頻率音頻信號抽樣量化失真問題，同時，解決了數(shù)字調(diào)制器中音頻信號自適應(yīng)采樣率二次轉(zhuǎn)換問題，可以滿足不同載波頻率對音頻信號采樣率轉(zhuǎn)換的需求，進一步提升了發(fā)射機的信號失真度指標。

關(guān)鍵詞：多頻中波發(fā)射機 ?載波頻率 ?自適應(yīng)采樣率 ?量化失真 ?CIC內(nèi)插濾波器

中圖分類號：TN931 ? 文獻標識碼：A ? ? ? ? ? 文章編號：1672-3791（2019）07（a）-0003-05

Abstract： The MF200 multi-frequency medium wave transmitter uses the new digital modulator technology to process the audio signal and distribute the radio frequency. The adaptive sampling rate conversion method is used to synchronize the sampling rate of the audio signal to the carrier frequency domain. The CIC digital interpolation filter design scheme is adopted for the problem of signal sampling rate conversion and high-frequency audio signal sampling and quantization distortion. The scheme performs a fixed eight times interpolation on audio signal output by Asynchronous Sample Rate Converters（ASRC）， adaptively transforms the audio signal sampling rate to carrier frequency， and implements it on the FPGA of modulator audio processing board. The actual test on the transmitter shows that the scheme can effectively solve the problem of sampling and quantization distortion of high-frequency audio signal. At the same time， the scheme solves the problem of secondary sampling of adaptive sampling rate of audio signal in the digital modulator which can meet the requirements of different carrier frequencies for sampling rate conversion of audio signal and further improved the signal distortion index of the transmitter.

Key Words： Multi-frequency medium wave transmitter; Carrier frequency; Adaptive sampling rate; Quantization distortion; CIV interpolation filter

MF200多頻中波發(fā)射機數(shù)字調(diào)制器音頻輸入信號采用的是標準48kHz采樣率信號[1]，與筆者所在臺中波機房發(fā)射機的載波頻率不成整數(shù)倍關(guān)系，考慮到MF200多頻中波機需要滿足多個載波頻率的播音需求，因此，對不同載波頻率下音頻信號的采樣率轉(zhuǎn)換處理變得尤為重要，其過程也更為復(fù)雜。

針對上述問題，在數(shù)字調(diào)制器系統(tǒng)設(shè)計中對音頻信號采用了兩次自適應(yīng)采樣率轉(zhuǎn)換的方案，通過DSP與FPGA實現(xiàn)上述轉(zhuǎn)換過程。針對第一次異步采樣率轉(zhuǎn)換過程中，高頻率音頻信號抽樣出現(xiàn)的量化失真問題，該文設(shè)計了CIC數(shù)字內(nèi)插濾波器方案，對異步采樣率轉(zhuǎn)換輸出后的音頻信號進行8倍內(nèi)插，做第二次采樣率轉(zhuǎn)換，從而實現(xiàn)將音頻信號采樣率提升至載波頻率，解決了高頻音頻信號抽樣量化失真的問題。該方案可以滿足不同載波頻率下音頻信號的自適應(yīng)采樣率轉(zhuǎn)換需求，進一步提高了輸出調(diào)幅波的失真度指標，大大提高了數(shù)字調(diào)制器音頻信號處理的速度和效率。

1 ?音頻自適應(yīng)采樣率轉(zhuǎn)換方案

在MF200多頻中波發(fā)射機數(shù)字調(diào)制器中，設(shè)計的音頻信號自適應(yīng)采樣率轉(zhuǎn)換方案如圖1所示。其實現(xiàn)過程由音頻處理板上的DSP芯片ADSP-21489和FPGA芯片EP3C16共同完成。

具體實現(xiàn)過程如下：DSP首先完成對外部輸入音頻的48kHz采樣率抽樣，再利用其內(nèi)部集成的異步采樣率轉(zhuǎn)換器（其異步采樣率能夠保證在7.75∶1～1∶8比例范圍內(nèi)任意小數(shù)倍數(shù)的采樣率轉(zhuǎn)換）將48kHz采樣率音頻信號轉(zhuǎn)換到載波頻率的8分頻上，異步采樣率轉(zhuǎn)換的幀頻和位頻由FPGA處理芯片EP3C16的射頻處理分配模塊提供。利用射頻處理分配模塊得到的1/8×Fc頻率（Fc為載波頻率）分量，可以將音頻信號的采樣率變換到載頻的8分頻頻率上，在FPGA芯片中再對音頻數(shù)據(jù)進行8倍采樣率數(shù)據(jù)轉(zhuǎn)換，從而得到以載波頻率采樣率的音頻數(shù)據(jù)，完成整個音頻自適應(yīng)采樣率轉(zhuǎn)換過程。

2 ?高頻率音頻信號量化失真問題

由于在DSP采用了標準的48kHz采樣率對外部輸入音頻進行AD采樣，因此，當隨著音頻信號頻率的提高，采樣的點數(shù)越少，不可避免地會出現(xiàn)采樣信號的量化失真，如圖2所示，為1kHz正弦波和4kHz正弦波采用48kHz采樣率抽樣得到的信號波形，可以看出4kHz正弦波得到的采樣信號點數(shù)相比1kHz采樣信號點數(shù)明顯減小，量化失真增大。經(jīng)過第一次異步采樣率轉(zhuǎn)換器后，高頻率音頻信號的量化失真仍然存在，因此需要在第二次采樣率轉(zhuǎn)換時解決量化失真的問題，使得輸出的音頻信號提升至載波頻率上去。

通過對CIC濾波器的研究發(fā)現(xiàn)，該濾波器可實現(xiàn)對數(shù)據(jù)的抽取或者插值，用于降低或者提高信號的采樣率，其實現(xiàn)僅利用加法器、減法器和寄存器，占用資源少，實現(xiàn)結(jié)構(gòu)簡單而且速度高，在FPGA內(nèi)易實現(xiàn)，因此，該文設(shè)計采用CIC內(nèi)插濾波器對異步采樣輸出后的音頻信號進行8倍內(nèi)插，將其采樣率提升至載波頻率上去。具體設(shè)計實現(xiàn)見該文后續(xù)描述。

3 ?CIC內(nèi)插濾波器設(shè)計仿真及實測分析

3.1 CIC濾波器設(shè)計及仿真

為了實現(xiàn)對音頻信號采樣率的提升，該文采用了積分級聯(lián)梳狀濾波器（簡稱CIC濾波器），將異步采樣率輸出的載頻8分頻（1/8×Fc）采樣率信號進行固定8倍的內(nèi)插，得到以載波頻率（Fc）采樣率的音頻信號。下面將對具體設(shè)計實現(xiàn)過程進行闡述。

CIC濾波器是由一對或多對積分-梳狀濾波器組成，在內(nèi)插CIC中，輸入信號依次經(jīng)過梳狀濾波器、升采樣以及積分濾波器[3]。一個N級CIC濾波器系統(tǒng)的傳遞函數(shù)為式（1）所示：

其中，L為內(nèi)插倍數(shù)，N為CIC濾波器級聯(lián)數(shù)。D是設(shè)計參數(shù)，為延遲因子，是濾波器的一個重要參數(shù)，可以用來控制濾波器的頻率響應(yīng)，決定零點位置。D可以是任意正整數(shù)，但是D越大，會導(dǎo)致帶內(nèi)主瓣的衰減過大，所以通常取1或2。

設(shè)計的CIC內(nèi)插濾波器結(jié)構(gòu)如圖3所示，參數(shù)取值：內(nèi)插倍數(shù)L=8，級聯(lián)數(shù)量N=5。

利用ModelSim PLUS 6.5仿真軟件，使用VHDL語言設(shè)計CIC 8倍內(nèi)插濾波器，如圖4所示，在軟件中設(shè)計了梳妝器模塊、內(nèi)插數(shù)據(jù)模塊及積分器模塊，并將模塊進行級聯(lián)，得到了所需的CIC 8倍內(nèi)插濾波器模塊，同時，編寫CIC濾波器測試testbench文件cic_signal_tb實現(xiàn)對CIC模塊的仿真。

圖5所示為CIC8倍內(nèi)插濾波器仿真結(jié)果，輸入信號源使用1/8×Fc采樣率的1kHz單音信號，所示為/cic_signal_tb/in_data文件數(shù)據(jù)，經(jīng)過CIC 8倍內(nèi)插，使用Fc載頻處理得到輸出信號，所示為/cic_signal_tb/out_data文件數(shù)據(jù)。結(jié)果分析可以看出，1/8×Fc采樣率信號存在明顯的抽樣量化失真，波形呈階梯狀，經(jīng)過內(nèi)插后得到以Fc采樣率信號，信號抽樣的數(shù)據(jù)得到增加，量化失真得到了明顯改善，波形變得光滑，仿真驗證了設(shè)計的可行性，下一步將程序移植到硬件中，在FPGA內(nèi)進行實測分析。

3.2 CIC濾波器實測分析

針對數(shù)字調(diào)制器音頻板實際對音頻信號處理的需求，在FPGA中對設(shè)計的程序進行硬件實現(xiàn)，分別包括了梳狀濾波器模塊、升采樣模塊以及積分濾波器模塊，如圖6所示為頂層設(shè)計模塊。

在FPGA內(nèi)將頂層模塊數(shù)據(jù)信號輸入端DATA_IN接到DSP的I2S輸出信號端口，時鐘用載波頻率Fc，經(jīng)過設(shè)計模塊得到輸出端信號CIC_OUT。通過調(diào)用Quartus II內(nèi)部提供的嵌入式邏輯分析儀，獲取實測數(shù)據(jù)，如圖7所示，為實際輸入1kHz單音信號，經(jīng)過DSP異步采樣率得到1/8×Fc采樣率信號，在FPGA內(nèi)經(jīng)過CIC內(nèi)插濾波器模塊處理得到FcFc采樣率信號。通過圖7中實測波形分析可以看出，未經(jīng)過CIC前的音頻采樣信號有明顯的失真，呈階梯狀，對最終功放模塊合成輸出調(diào)幅波失真有較大的影響。經(jīng)過CIC后音頻信號采樣率提升至載波頻率，信號波形階梯狀得到了明顯改善，曲線變得光滑，進一步提高了輸出調(diào)幅信號的失真度指標（見圖8）。

4 ?結(jié)語

該文針對MF200多頻中波發(fā)射機數(shù)字調(diào)制器系統(tǒng)中音頻信號處理模塊出現(xiàn)的信號采樣率轉(zhuǎn)換及高頻音頻信號抽樣帶來的量化失真問題，利用多倍內(nèi)插濾波器方法解決采樣率轉(zhuǎn)換問題。方案主要設(shè)計了CIC數(shù)字內(nèi)插濾波器，將DSP異步采樣率轉(zhuǎn)換得到的1/8×Fc采樣率音頻信號通過8倍CIC內(nèi)插，進行二次自適應(yīng)采樣率轉(zhuǎn)換，實現(xiàn)了將48kHz采樣率的音頻信號提升至載波頻率。實測結(jié)果表明，該方案有效地解決了數(shù)字調(diào)制器對于音頻信號采樣率轉(zhuǎn)換的問題，同時解決了高頻音頻信號抽樣量化失真的問題，可以滿足不同載波頻率對音頻信號采樣率轉(zhuǎn)換的需求。方案進一步提升了MF200發(fā)射機的信號失真度指標，對于實際播音需求具有重要的意義。

參考文獻

[1] 徐幫輝，聶志龍，肖秋華，等.MF-200多頻中波發(fā)射機的研制[A].2014國際傳輸與覆蓋研討會論文集[C].2014.

[2] 陳向東，吳祎，韓向兵.DAM發(fā)射機音頻量化盈虧補償初探[J].中國傳媒科技，2013（24）：119-120.

[3] 盧笛.基于FPGA的多速率數(shù)字信號上下變頻的實現(xiàn)[D]. 西安電子科技大學，2012.

[4] 崔成華，向濤，王園園.基于MATLAB的CIC濾波器設(shè)計[J].中國無線電，2015（9）：47-48.

[5] 周潤景，圖雅，張麗敏.基于Quartus II的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例[M].北京：電子工業(yè)出版社，2007.

[6] 胡廣書.數(shù)字信號處理[M].北京：清華大學出版社，2003.

[7] 夏宇聞.復(fù)雜數(shù)字電路與系統(tǒng)Verilog HDL設(shè)計技術(shù)[M].北京：北京航空航天大學出版社，2002：137-170.