李義 楊自恒 劉爽 楊培宇

摘? ?要：FPGA憑借其高速的數(shù)據(jù)處理速度，如今在電子通信和信號處理領域得到了廣泛的應用，并已成為通信儀器和設備的首選方案。另外，由于DDS頻率轉換時間段、分辨率高等優(yōu)點，文章提出了基于FPGA芯片設計DDS系統(tǒng)的方案。該方案利用Xilinx公司的Vivado2016.4開發(fā)軟件利用Verilog編程，完成DDS核心部分的設計，包括相位累加器以及ROM表的生成和初始化文件，并且通過改變頻率控制字來控制輸出正弦波的頻率，然后把生成的數(shù)字正弦信號通過ADI公司的AD9751 DAC轉換為模擬量。最后完成每個模塊與系統(tǒng)的時序仿真，驗證設計的正確性。

關鍵詞：FPGA;直接頻率合成;Verilog;正弦波;DAC

1? ? 實現(xiàn)原理

直接頻率合成（Direct Digital Synthesizer，DDS）是一種把一系列數(shù)字信號通過數(shù)字模擬轉換器（Digital to Analog Converter，DAC）轉換為模擬信號的新型頻率合成技術。其優(yōu)點有頻率切換時間短，頻率分析率高，輸出信號的頻率和相位可以快速切換，輸出相位連續(xù)，并且很容易地實現(xiàn)信號頻率、相位和幅度的控制。在通信領域，DDS的應用越來越廣泛。

本實驗主要利用DDS技術實現(xiàn)頻率可控的正弦波，整體實現(xiàn)流程如圖1所示。

在該模塊中，正弦波輸出頻為：

可以看出，通過改變頻率控制字k來控制輸出頻率的大小。

當k=1時，△為頻率分析率。

2? ? Matlab生成ROM初始化文件

正弦函數(shù)模塊包含一個周期正弦波的數(shù)字幅度信息，每個地址對應正弦波中0～2π范圍的一個相位點。查表模塊把輸入的地址相位信息映射成正弦波幅度的數(shù)字量信號。相位寄存器每經(jīng)過2^N/K個時鐘后回到初始狀態(tài)，相應地正弦查詢表經(jīng)過一個循環(huán)回到初始位置，輸出一個正弦波。

本設計采用Matlab生成1 024點正弦波數(shù)據(jù)，生成sin table.coe文件，作為只讀存儲器（Read Only Memory，ROM）的初始化文件。

3? ? FPGA實現(xiàn)

本設計采用Xilinx公司的ZYNQ-7000系列，主芯片為xc7z035ffg676-2，擁有豐富的時鐘和串口資源，另外開發(fā)板外接ADI：亞德諾半導體技術有限的AD9751 DAC模塊，其轉換速率高達250 MSaps，因此，非常適合本設計的要求[1-2]。

本設計應用Verilog實現(xiàn)，其頂層文件主要包括相位累加器和DDS查找表兩個模塊，在DDS查找表的實現(xiàn)過程中，需要在VIVADO里建立ROM IP核，并且把Matlab生成的sin_table.coe文件加載到ROM IP核作為初始化文件。然后編寫Testbench仿真文件[3]，編譯成功后利用軟件自帶的Modelsim仿真，仿真成功后燒錄到現(xiàn)場可編程邏輯門陣列（Field Programmable Gate Array，F(xiàn)PGA）開發(fā)板中。當步長k=12 950，42 950，92 950時，其仿真波形分別如圖2（a）—（c）所示。

由此可以看出，在參考信號與加法器或寄存器的位數(shù)給定時，信號最終的輸出頻率主要由頻率控制字k決定。故當頻率控制字k變化時，輸出頻率也隨其變化，從而可以實現(xiàn)調頻的基本功能。

仿真測試功能完成后，根據(jù)開發(fā)板型號編寫約束文件，然后綜合和實現(xiàn)，生成比特流文件后燒錄到開發(fā)板，在DAC輸出端，用示波器可以觀測到波形，如圖3所示。

4? ? 結語

本文主要提出利用DDS產(chǎn)生頻率可控的正弦波的研究方法，同時，在FPGA上開發(fā)控制電路，為后續(xù)開發(fā)留下了空間，節(jié)省成本，操作簡單，給實際工程提供了很大方便，DDS技術的應用前景非常廣闊。

[參考文獻]

[1]靳成一，肖蕾.基于FPGA的DDS設計與實現(xiàn)[J].電子技術與軟件工程，2017（8）：95.

[2]高琴，姜壽山，魏忠義.基于FPGA的DDS信號源設計與實現(xiàn)[J].西安工程大學學報，2006（2）：210-214.

[3]劉文樂，尚明健.基于FPGA的DDS實驗裝置設計[J].科技風，2018（1）：98.

Design and implementation of DDS sine wave based on FPGA

Li Yi， Yang Ziheng， Liu Shuang， Yang Peiyu

（Heilongjiang University， Harbin 150000， China）

Abstract：With its high speed data processing speed， FPGA has been widely used in the field of electronic communication and signal processing， and has become the first choice of communication instruments and equipment.In addition， due to the advantages of DDS frequency conversion period and high resolution， this paper puts forward the design scheme of DDS system based on FPGA chip.The scheme USES Xilinx company Vivado2016.4 development software use Verilog programming， to complete the DDS core part of the design， including the formation of phase accumulator and ROM table and the initialization file， and by changing the frequency control word to control the output sine wave frequency， then the digital sine signals generated by the ADI company AD9751 DAC converted to analog. At last， the time series simulation of each module and the system is completed to verify the correctness of the design.

Key words：Field Programmable Gate Array; Direct Digital Synthesizer; Verilog; Sine wave; Digital to Analog Converter