趙能武，路宏敏，徐 桃，胡 寬，何川俠，孟曉姣

(西安電子科技大學(xué) 電子工程學(xué)院，陜西 西安 710071)

漏泄同軸電纜(Leaky Coaxial Cable，LCX)簡(jiǎn)稱漏纜，是一種以同軸線結(jié)構(gòu)為基礎(chǔ)，外導(dǎo)體雕刻不同縫隙的同軸電纜。電磁波一方面沿LCX軸向傳輸，另一方面通過外導(dǎo)體縫隙向外輻射[1]。在安防領(lǐng)域，相較其他監(jiān)控系統(tǒng)，如紅外探測(cè)、視頻監(jiān)控、微波對(duì)射等，基于LCX的周界入侵探測(cè)系統(tǒng)具有隱蔽性好，全天候工作，不受地形限制等優(yōu)點(diǎn)[2]，具有廣闊的應(yīng)用前景。

基于LCX的周界入侵探測(cè)系統(tǒng)采用雷達(dá)接收原理，其發(fā)射信號(hào)可使用單載頻雷達(dá)脈沖波形[3-4]，其接收端可采用IQ兩路的相干解調(diào)[5]。輻射型LCX工作頻率一般在40～200 MHz[6]。設(shè)計(jì)出能產(chǎn)生高質(zhì)量單載頻脈沖及其載波的信號(hào)源是探測(cè)系統(tǒng)實(shí)現(xiàn)穩(wěn)定探測(cè)和高精度定位功能的關(guān)鍵[7]。DDS由于具有可編程、輸出頻率相對(duì)帶寬較寬、輸出相位連續(xù)、輸出信號(hào)雜散小等優(yōu)點(diǎn)[8]，成為高質(zhì)量可調(diào)信號(hào)源設(shè)計(jì)的主要方法。AD9910芯片采用DDS內(nèi)核，具有高精度的幅度、頻率、相位調(diào)制功能，可產(chǎn)生高達(dá)400 MHz的模擬輸出，適合周界入侵探測(cè)系統(tǒng)信號(hào)源設(shè)計(jì)。

1 AD9910功能特點(diǎn)

1.1 AD9910簡(jiǎn)介

AD9910芯片內(nèi)置1 GSps、14位DAC，最高可使用1 GSps的采樣速率，產(chǎn)生高達(dá)400 MHz的模擬輸出，頻率分辨率在0.23 Hz或以上，相位噪聲則小于-125 dBc/Hz(1 kHz偏移，400 MHz載波)，具有良好的動(dòng)態(tài)性能，即窄帶SFDR(無雜散動(dòng)態(tài)范圍)大于80 dB[9]。

AD9910有4種工作模式，分別為RAM調(diào)制模式、數(shù)字斜坡模式、并行數(shù)據(jù)端口模式和單音調(diào)制模式。由于多種調(diào)制模式均可產(chǎn)生信號(hào)控制參數(shù)，所以AD9910還集成了一套優(yōu)先級(jí)，對(duì)于幅度控制來說，OSK功能優(yōu)先級(jí)最高。系統(tǒng)上電默認(rèn)情況下，AD9910處于單音調(diào)制模式。

1.2 DDS內(nèi)核

DDS產(chǎn)生信號(hào)的原理是按一定的時(shí)鐘節(jié)拍，從存放有正弦函數(shù)表的ROM中讀取離散的代表正弦幅值的二進(jìn)制數(shù)，然后經(jīng)過DAC變換并濾波，得到一個(gè)模擬的正弦波。改變讀數(shù)的節(jié)拍頻率或取點(diǎn)的個(gè)數(shù)，就可以改變正弦波的頻率[10]。DDS原理如圖1所示。

DDS內(nèi)核是AD9910的核心部分。AD9910的輸出頻率(fOUT)由頻率調(diào)諧字(FTW)控制，fOUT、FTW和fSYSCLK之間的關(guān)系可由以下計(jì)算式表示

(1)

其中，F(xiàn)TW是介于0～(231-1)之間的32位整數(shù)，表示完整32位變量的低半部，包括從直流DC到奈奎斯特頻率fSYSCLK/2之間的所有頻率[11]。通過寫FTW值，利用式(1)可獲得輸出頻率值。

AD9910的相對(duì)振幅范圍可由14位振幅比例因子(ASF)進(jìn)行數(shù)字化控制。振幅范圍的計(jì)算式為

(2)

其中，ASF取值為0～(214-1)，上面是一個(gè)分?jǐn)?shù)，表示輸出振幅占滿幅的比值。寫ASF的值即可設(shè)置輸出信號(hào)幅值。

DDS信號(hào)的相對(duì)相位通過16位的相位偏移字(POW)來控制。相對(duì)相位偏移(Δθ)可由以下式計(jì)算

(3)

其中，Δθ的單位是度數(shù)，對(duì)于任意給定的Δθ可利用式(3)計(jì)算POW。

1.3 AD9910單音模式

AD9910有8個(gè)64位的單音profile寄存器，由3個(gè)引腳profile[2∶0]進(jìn)行選擇。profile[2∶0]=000時(shí)，將選中single tone profile0寄存器。每個(gè)profile寄存器內(nèi)有14位POW，16位ASF，及32位FTW。通過寫POW、ASF、FTW值可以設(shè)置輸出正弦波的相移、振幅和頻率。

1.4 AD9910 OSK功能

OSK分為自動(dòng)OSK和手動(dòng)OSK。使能OSK后，默認(rèn)情況下手動(dòng)OSK，此時(shí)若OSK引腳為0，則輸出幅度被強(qiáng)制置0；否則輸出幅度由ASF寄存器決定。自動(dòng)OSK中，可以在ASF寄存器中設(shè)置振幅斜坡率、振幅比例因子，此時(shí)外部OSK引腳決定了斜坡方向。OSK還可被應(yīng)用于產(chǎn)生脈沖信號(hào)。

2 信號(hào)源設(shè)計(jì)

周界入侵探測(cè)系統(tǒng)信號(hào)源期望產(chǎn)生的信號(hào)為中心頻率在40～200 MHz、脈寬200 ns、周期2 μs、幅值可調(diào)的周期性單載頻脈沖，及該單載頻脈沖的載波，如圖2所示。

這里提出了兩種信號(hào)源設(shè)計(jì)方案：通用信號(hào)源設(shè)計(jì)方案和低成本信號(hào)源設(shè)計(jì)方案。前者具有通用性，且其輸出信號(hào)幅值調(diào)節(jié)方便；后者充分利用了AD9910的功能特點(diǎn)，減少了系統(tǒng)器件數(shù)量且降低了成本。

2.1 通用信號(hào)源系統(tǒng)

通用信號(hào)源設(shè)計(jì)使用一塊FPGA同時(shí)控制兩塊AD9910分別產(chǎn)生矩形脈沖和連續(xù)正弦波，使矩形脈沖和載波相乘得到單載頻脈沖，從連續(xù)正弦波中分出一路作為載波，如圖3所示。FPGA與AD9910的引腳連接[12]如圖4所示。

由圖3可以看出，載波的信號(hào)質(zhì)量取決于AD9910芯片；單載頻脈沖的信號(hào)質(zhì)量主要取決于乘法器性能。這里乘法器選用AD834，其為一款低失真的高速乘法器，其失真在任意高頻輸入下低于-60 dB，輸入與輸出的端口間隔離可達(dá)65 dB，適用帶寬為DC-500 MHz信號(hào)相乘[13]。受限于AD9910輸出信號(hào)的電平幅值及AD834輸入輸出特性，乘法器輸出單載頻脈沖最大峰值功率小于-36 dBm，通過調(diào)節(jié)AD9910輸出幅值來調(diào)節(jié)單載頻脈沖幅值會(huì)使系統(tǒng)噪聲系數(shù)惡化。因此單載頻脈沖幅值調(diào)節(jié)，采用先放大，然后通過數(shù)控衰減器衰減的方法來實(shí)現(xiàn)。放大器PA采用RFMD公司的具有內(nèi)部匹配的低噪聲放大器芯片SPF5189Z和Qorvo公司的具有內(nèi)部匹配的低噪聲放大器芯片TQP3M9028級(jí)聯(lián)，合成了一個(gè)增益高達(dá)43 dB、噪聲系數(shù)小于1 dB，P1dB壓縮點(diǎn)大于-20 dB的小信號(hào)放大器。數(shù)控衰減器采用PE4302芯片，其帶寬為0.1～2 500 MHz，具有0.5 dB的衰減步進(jìn)，最大衰減32 dB。調(diào)節(jié)數(shù)控衰減器的撥碼開關(guān)，可實(shí)現(xiàn)最大32 dB的幅值調(diào)節(jié)范圍。

2.2 通用信號(hào)源軟件設(shè)計(jì)

FPGA控制程序控制AD9910產(chǎn)生連續(xù)正弦波或脈沖波需要如下幾個(gè)步驟：

(1)FPGA給AD9910外部引腳賦初值I/O_update=0;master_reset=1;I/O_reset_cs=1;DRctl=0;DRhold=0;sdio=0;sclk=0;osk=1;profile=000；

(2)FPGA通過AD9910的SPI口，寫CFR3寄存器，設(shè)置系統(tǒng)時(shí)鐘[15]。寫CFR3[8]=1，表示PLL使能；寫VCO SEL[2∶0]=101，選擇壓控振蕩器輸出頻率范圍820～1 150 MHz；寫N[6∶0]=0011001，表示倍頻系數(shù)是25。設(shè)計(jì)使用的AD9910外部參考時(shí)鐘為40 MHz時(shí)，則系統(tǒng)時(shí)鐘為1 GHz；

(3)寫CFR2[24]=1，使能單音profile調(diào)制幅度；

(4)寫CFR1[9]=0，OSK使能；CFR1[23]=1，外部OSK控制有效；

(5)寫ASF寄存器，設(shè)置脈沖信號(hào)幅值；

(6)寫single tone profile0寄存器，設(shè)置連續(xù)正弦波的頻率、幅值和相位；

(7)寫I/O_update=1，更新寄存器緩存器，所有寄存器設(shè)置生效，AD9910開始輸出信號(hào)；

(8)FPGA通過給osk引腳置高電平持續(xù)10個(gè)FPGA時(shí)鐘周期(FPGA系統(tǒng)時(shí)鐘50 MHz)，置低電平持續(xù)90個(gè)FPGA時(shí)鐘周期來產(chǎn)生脈寬200 ns，周期2 μs的脈沖信號(hào)。

使用步驟(1)～步驟(3)及步驟(6)～步驟(7)，并在步驟(6)中寫single tone profile0中的FTW值為0x1999999A，可產(chǎn)生100 MHz連續(xù)正弦波(載波)。使用步驟(1)～步驟(8)，在步驟(6)中寫single tone profile0中的FTW值為0，可產(chǎn)生脈寬為200 ns，周期為2 μs的矩形脈沖，分別如圖5和圖6所示。

通用信號(hào)源產(chǎn)生的中心頻率100 MHz、脈寬200 ns、周期2 μs的單載頻脈沖及其載波同時(shí)顯示如圖7所示。

100 MHz載波相位噪聲小于-60 dBc@10 kHz。單載頻脈沖中心頻率100 MHz，主瓣寬度10 MHz，信號(hào)雜散至少小于-35 dBc，分別如圖8和圖9所示。

2.3 低成本信號(hào)源設(shè)計(jì)

充分考慮AD9910的功能特點(diǎn)，讓兩塊AD9910具有相同的外部參考時(shí)鐘[16]，以確保兩塊AD9910的系統(tǒng)時(shí)鐘完全一致。低成本信號(hào)源設(shè)計(jì)方法如圖10所示。

使用2.2節(jié)中步驟(1)～步驟(3)、步驟(6)～步驟(7)，在步驟(6)中寫FTW值為0x0A3D70A4，可產(chǎn)生40 MHz連續(xù)正弦波(載波)。使用步驟(1)～步驟(8)，并在步驟(6)中寫FTW值為0x0A3D70A4，寫single tone profile0的ASF值為0x3FFF可設(shè)定單載頻脈沖滿幅輸出。最后得到中心頻率40 MHz、脈寬200 ns、周期2 μs的單載頻脈沖及其載波如圖11所示。

40 MHz載波相位噪聲小于-60 dBc@ 10 kHz。單載頻脈沖中心頻率40 MHz，主瓣寬度10 MHz，信號(hào)雜散小于-50 dBc，分別如圖12和圖13所示

3 結(jié)束語(yǔ)

通用信號(hào)源設(shè)計(jì)和低成本信號(hào)源設(shè)計(jì)，均能產(chǎn)生中心頻率在40～200 MHz且幅值可調(diào)的單載頻脈沖信號(hào)及其載波，滿足了基于LCX周界探測(cè)系統(tǒng)對(duì)信號(hào)源的要求。從實(shí)驗(yàn)結(jié)果看，兩種信號(hào)源產(chǎn)生的輸出信號(hào)穩(wěn)定度高、頻率精度高、頻譜干凈、調(diào)制靈活，為基于LCX的周界入侵探測(cè)系統(tǒng)實(shí)現(xiàn)復(fù)雜環(huán)境下穩(wěn)定探測(cè)和精確定位功能提供了有力的保障。