晏 鋒，周菊根，龔 偉，沈湘于，柴仁勇

（1.國網(wǎng)江西省電力有限公司新余供電分公司，江西 新余 338025；2.國網(wǎng)江西省電力有限公司，江西 南昌 330077）

0 引言

在電力系統(tǒng)網(wǎng)絡中，高壓斷路器負責整個線路的控制和保護，其性能的優(yōu)劣直接影響電力系統(tǒng)運行時的安全。斷路器自身性能指標將直接影響電力系統(tǒng)的安全運行[1-2]。斷路器的性能指標有兩大類：電氣特性與機械特性。電氣特性是指斷路器運行的電壓等級、負載電流、切斷電流、啟動電壓等。機械特性是指斷路器的時間參數(shù)：固有分/合閘時間、斷路器三相分/合閘不同期時間、同相分/合閘不同期時間；合閘彈跳次數(shù)、彈跳時間；速度與行程參數(shù)：分/合閘平均速度、剛分/合閘速度、最大分/合閘速度，全行程、超行程、接觸行程等機械特性[3-4]。如果斷路器的時間參數(shù)不符合要求，在斷路器合/分閘過程中電網(wǎng)就會產(chǎn)生較長時間的零、負序電流，對電網(wǎng)自身以及用電設備都會產(chǎn)生危害，嚴重將導致電網(wǎng)繼電保護誤動，影響電網(wǎng)安全運行。若斷路器的行程與速度參數(shù)不符合要求，將影響斷路器的滅弧時間與滅弧能力，甚至會導致斷路器損壞，引發(fā)電網(wǎng)出現(xiàn)供電故障。因此，文獻[5]和文獻[6]中規(guī)定，對斷路器進行機械參數(shù)測試。

然而，目前以單片機為核心器件的測試裝置校準系統(tǒng)使用的較多，該系統(tǒng)通過AD、DA進行信號轉(zhuǎn)換，測試結(jié)果顯示在LCD（液晶顯示器）上，理論上單片機不能同步測量斷路器多個斷口合/分閘時間，存在不可消除的系統(tǒng)誤差與隨機誤差。因此，本文以并行器件為核心器件研發(fā)高壓斷路器機械參數(shù)測試裝置，同時，利用VHDL（超高速集成電路硬件描述語言）在FPGA內(nèi)部建立“斷路器VHDL語言模型”，真實地模擬斷路器3個或6個斷口的分合閘動作過程，為被校驗的斷路器測試裝置提供已知的標準時間、行程、速度等參數(shù)，可實現(xiàn)測試裝置的自檢和測試其他斷路器測試裝置，確保測試裝置的測量準確性。

1 測試裝置總體方案設計

基于EDA技術(shù)的斷路器機械參數(shù)測試裝置及其校驗系統(tǒng)的研制是依據(jù)最新的GB1984—2014《高壓交流斷路器》為設計藍本，DL/T846.3—2004《高電壓測試設備通用技術(shù)條件》電力行業(yè)標準第3部分，高壓斷路器綜合測試裝置為設計依據(jù)，利用EDA技術(shù)對FPGA內(nèi)部資源進行整合，設計出實現(xiàn)對各類斷路器機械參數(shù)進行準確測量需要的斷口狀態(tài)采集、位移數(shù)據(jù)采集、同步啟動、斷路器機械特性仿真模塊以及中央數(shù)據(jù)處理等模塊電路，具體原理框圖如圖1所示。

圖1 斷路器測試裝置原理框圖

1）斷路器機械參數(shù)測試的實現(xiàn)

本測試裝置的核心器件為FPGA，其為硬件并行器件，每個引腳都可以獨立運行。

當FPGA接收到來自LCD觸摸屏的合/分閘命令時，同步啟動中央數(shù)據(jù)處理模塊電路與被測斷路器，并通過光纖傳感器與位移傳感器獲得被測斷路器斷口的合/分閘時間與動觸頭位移信息，經(jīng)過運算、比對得出被測斷路器的機械參數(shù)，給出測試數(shù)據(jù)，并顯示測試結(jié)果是否合格。為了便于現(xiàn)場調(diào)試，每次測試數(shù)據(jù)均顯示在LCD上。當需要保存測試成果資料時，可打印輸出測試結(jié)果。

2）斷路器機械參數(shù)測試裝置校驗系統(tǒng)的實現(xiàn)

為了確保斷路器機械參數(shù)測試裝置的精度，利用VHDL語言在FPGA內(nèi)部構(gòu)建“斷路器動作模擬模型”，真實地模擬斷路器3個或6個斷口的分合閘動作過程，依據(jù)需要可以設置不同端口的動作時間，為待檢測試裝置提供標準值。待檢測試裝置測量值與設置值經(jīng)過對比分析，得到待測檢測儀精度是否達到要求。若達不到要求，可以根據(jù)測量值與設置值之間的差值對待測測試裝置進行校準。該功能能夠?qū)崿F(xiàn)自檢，同時也可以對其他斷路器測試裝置進行精細測試與校準。

具體工作流程：當FPGA接收到來自LCD的測試裝置校驗命令時，啟動FPGA內(nèi)部事先建立的“斷路器VHDL語言模型”，同時LCD顯示合/分閘標準參數(shù)設置窗口，設置完畢后啟動校準。將待校準測試裝置測量參數(shù)與標準參數(shù)進行對比計算，得到待測測試裝置的測量誤差，進而實現(xiàn)校準，測量連接如圖2所示。

圖2 校準系統(tǒng)與待檢測儀器的連接圖

2 各模塊的研制

1）同步啟動電源

電力系統(tǒng)檢修規(guī)程要求，檢修設備應兩側(cè)掛地線。當斷路器斷口兩端掛上地線時，相當于三相3個或6個斷口并聯(lián)。當一個斷口閉合時，就會造成其它斷口短路，測試裝置將無法測量合閘時間。因此，使用第二代斷路器測試裝置時要求拆除斷路器地線。這樣，就會違反安全生產(chǎn)規(guī)程規(guī)定，帶來安全生產(chǎn)隱患。本項目組設計一個可同時測量6個斷路器斷口分合閘時間的斷口狀態(tài)采集系統(tǒng)，每一個斷口對應一個時間采集電路，且每個電路采用獨立電源供電，6個電路參考點共地。這樣，既可以保證斷路器帶地線，也可以有效測得各斷口時間信息。

2）光纖傳感器

非接觸式測量是阻斷斷路器上靜電通往測試裝置通道的有效方法。因此，本項目組利用光纖通訊技術(shù)，設計光纖傳感電路。在斷口狀態(tài)電信號未到達測試裝置以前，利用光纖傳感電路將其轉(zhuǎn)換成光信號，發(fā)送給斷路器測試裝置；光信號到達斷路器測試裝置后，再轉(zhuǎn)換成電信號，發(fā)送給FPGA內(nèi)部的斷口狀態(tài)采集模塊短路，完成合/分閘時間測量。這樣，即可實現(xiàn)非接觸測量。

3）符合斷路器動觸頭運行特點的位移測量技術(shù)研究

斷路器在動作過程中，由于慣性的原因存在過沖、抖動現(xiàn)象。如果不能識別動觸頭是抖動還是位移，動觸頭是合閘運動還是分閘運動就會造成測試結(jié)果錯誤。為此，項目組研制可輸出兩路互差90°的數(shù)字位移傳感器，每個脈沖代表直線位移0.2 mm。針對這一特點，項目組利用VHDL語言中的有限狀態(tài)技術(shù)，在FPGA內(nèi)部設計位移數(shù)據(jù)采集模塊電路。該電路可識別斷路器動觸頭運動方向和機械振動的干擾信號，實現(xiàn)對斷路器行程的準確測量。

4）斷路器機械特性仿真模型的設計

FPGA器件是硬件并行器件，其每個IO引腳都有獨立的輸入、輸出能力。利用FPGA引腳這個特點，模擬高壓斷路器三相斷口A1、A2、B1、B2、C1、C2合分閘輸出狀態(tài)以及動觸頭運動過程。用戶可以利用硬件編程語言對FPGA進行開發(fā)，使FPGA內(nèi)部邏輯門重新組合，達到用戶的設計要求。校準系統(tǒng)的硬件執(zhí)行電路由：SOPC串口通訊模塊電路、時間數(shù)據(jù)VHDL接收硬核、行程速度數(shù)據(jù)VHDL接收硬核、VHDL數(shù)據(jù)處理與輸出硬核、VHDL液晶顯示驅(qū)動硬核組成。

3 測試實驗

測試裝置中的關(guān)鍵技術(shù)有多端口同時測量、系統(tǒng)抗干擾性、動觸頭正反轉(zhuǎn)與觸頭彈跳。其中FPGA的I/O資源豐富，不需要擴展就可以直接驅(qū)動外圍電路，使系統(tǒng)電路簡單，集成度高，完全代替單片機較好地解決此類問題。而行程測試的傳感器是采用高精度的旋轉(zhuǎn)編碼器。

本測試裝置是對某地區(qū)電網(wǎng)220 kV變電所SF6斷路器進行現(xiàn)場測試，測試結(jié)果見表1所示。結(jié)果表明測試裝置抗干擾性能好，測試技術(shù)指標完全符合DL/T846—2004、GB1984—2014的標準要求。

表1 系統(tǒng)測試結(jié)果ms

4 結(jié)語

含校驗功能的高壓斷路器機械參數(shù)測試裝置具有測量結(jié)果穩(wěn)定、準確、精度高的特點，在強電磁干擾環(huán)境下能夠穩(wěn)定運行，能夠滿足DL/T846—2004、GB1984—2014對高壓斷路器測試裝置的要求。同時，該裝置還集成了斷路器測試裝置校準系統(tǒng)，能夠?qū)崿F(xiàn)自我校驗，也可為其他斷路器測試裝置進行校準，具有廣闊的應用前景。