劉衡祁

摘? ?要：近年來，隨著互聯(lián)網(wǎng)技術(shù)的發(fā)展，WiFi技術(shù)具有較強的穩(wěn)定性，而且具備數(shù)據(jù)傳輸速度快、功能消耗較低等優(yōu)點，目前在無線通信中已經(jīng)具有十分重要的作用。隨著時代發(fā)展進步，對WiFi芯片的要求越來越高，對研發(fā)者來說，快速高效拓展WiFi芯片外部功能是當(dāng)前面臨的主要問題。文章提出外部拓展接口，即SDIO接口，可在WiFi芯片架構(gòu)中集成，能夠為該芯片提供快速信息傳輸接口，闡述了該芯片總體架構(gòu)，分析了SDIO Host仿真模型搭建仿真平臺，能夠完成相應(yīng)的仿真驗證，最后通過芯片測試表明該SDIO接口不同的子功能，設(shè)計合理，具有較強的可操作性。

關(guān)鍵詞：WiFi芯片;高速;安全數(shù)字輸入輸出卡;接口;設(shè)計;驗證

近年來，隨著深亞微米技術(shù)的發(fā)展，集成電路芯片的功能越來越豐富，芯片是IC的重要核心原件，一個系統(tǒng)芯片可集成多種功能模塊，包括CPU儲存器、模擬單元等，該技術(shù)可將原有多芯片實現(xiàn)的功能集成到同一芯片，提高系統(tǒng)集成度、降低研發(fā)成本、提高芯片應(yīng)用性。在當(dāng)前電子產(chǎn)品逐漸推陳出新的過程中，為滿足人們對產(chǎn)品的需求，市場傾向于接口豐富且拓展功能性強的芯片，在芯片中集成多種可通用接口，不僅可快速突破功能要求和成本，同時也能為芯片升級、功能拓展提供幫助。目前傳輸接口存在多種樣式，本研究主要以安全數(shù)字輸入輸出卡（Secure Digital Input and Output，SDIO）接口作為WiFi信息高效傳輸接口進行闡述。

1? ? WiFi芯片

WiFi芯片架構(gòu)是目前無線領(lǐng)域傳輸速度較快的產(chǎn)品，筆者研究的WiFi芯片是基于802.11n標(biāo)準(zhǔn)協(xié)議，可實現(xiàn)320 Mbps的傳輸速度，在芯片架構(gòu)上選擇AMBA總線架構(gòu)，具體結(jié)構(gòu)如圖1所示。

該總線是一種多層總線結(jié)構(gòu)，可定義多種功能總線，其中，系統(tǒng)總線（Advanced High performance Bus，AHB）可解決高性能的設(shè)計需求。AHB是外圍總線，實現(xiàn)高帶寬總線，為低帶寬設(shè)備間提供信息橋梁，具有結(jié)構(gòu)簡單、功能消耗低等特點。該芯片采用一層外圍總線（Advanced Peripheral Bus，APB）和雙層AHB共同構(gòu)成芯片相互連接的系統(tǒng)，其中AHB總線能夠提供高帶寬接口并完成大量數(shù)據(jù)傳輸。在AHB總線互聯(lián)上，該系統(tǒng)包含多個master同時在AHB總線中，master數(shù)量不能高于16個。master傳輸時可提供HADDR和HWRITE，控制信息系統(tǒng)中包含多個slave，可實現(xiàn)master發(fā)出的傳輸信號響應(yīng)，并將結(jié)果返回給master，系統(tǒng)需要包含Arbiter，同時多個master申請占用總線時，通過特殊機制允許優(yōu)先最高master獲得總線占有權(quán)。此外，每個AHB互聯(lián)的系統(tǒng)都包含一個dcoder對傳輸結(jié)果進行編碼，同時根據(jù)編碼結(jié)果生成slave所需要的信號。在AHB總線傳輸過程中，傳輸前AHB master需要向Arbiter發(fā)出信號請求，如果MACR被允許占用總線后才能夠開始信號傳輸，整個過程包括一個addiss phase和多個data phase。前者持續(xù)一個時鐘周期，所有slave需要在該時間段內(nèi)進行信號采集，如果在這一時間段內(nèi)沒有采集到有效信息，將會使傳輸信號失敗，而后者包含多個時鐘周期，通過拉低信號可插入等待周期，進一步延長數(shù)據(jù)采集周期，為設(shè)備獲得充足的數(shù)據(jù)采集時間。

2? ? SDIO總線協(xié)議

芯片SDIO接口是基于SD總線協(xié)議逐漸發(fā)展而來的，這兩種主線在兼容性上主要體現(xiàn)于軟件、機械信號等多個方面，除能夠與SD總線時間兼容之外，SDIO接口還具有獨特性。首先，較強的可拓展性，可支持多個I/O功能模塊，可面向移動和固定設(shè)備運用;其次，SDIO接口能夠像SDIO Host返回信號中斷;最后，其工作過程中電壓較低，信息傳輸速度快，能夠為移動設(shè)備提供高效傳輸且功率消耗低的I/O接口，從類型上可將SDIO卡分為高速卡、低速卡兩種，高速卡可實現(xiàn)SPI，SDI和SD4這3種模式運行，最高信息傳輸速率可達(dá)到200 Mbps;低速卡可實現(xiàn)SPI和SDI兩種模式運行，傳輸速度相對較低，傳輸速率僅為400 kbps。在處于不同運行模式下，各管腳功能存在差異。從其傳輸持續(xù)上來看，總線通信是通過命令響應(yīng)數(shù)據(jù)傳輸進一步實現(xiàn)的總線設(shè)備，可通過相互兼容的方式使技術(shù)標(biāo)準(zhǔn)傳輸時序?qū)崿F(xiàn)，在傳輸時期中，SD總線包含兩種基本傳輸，即寫數(shù)據(jù)傳輸和讀數(shù)據(jù)傳輸。在基本函數(shù)中，整個過程包含的命令響應(yīng)通信具體傳輸時序如圖2所示。

在該圖中，基本傳輸過程包含無響應(yīng)和有響應(yīng)兩種傳輸操作，整個傳輸時可借助CMD線實現(xiàn)，不需要通過數(shù)據(jù)總線DAT參與信息傳輸過程，在寫數(shù)據(jù)傳輸過程中，該過程包含命令響應(yīng)數(shù)據(jù)通信，數(shù)據(jù)的傳輸是由SDIO HOST向SDI卡進行傳輸，具體傳輸實際圖如圖3所示。

在該數(shù)據(jù)傳輸中，寫數(shù)據(jù)傳輸共包含單數(shù)據(jù)和多數(shù)據(jù)塊字節(jié)傳輸兩種方式，完成每單位數(shù)據(jù)傳輸后，SDIO卡需要對通訊數(shù)據(jù)進行校驗，結(jié)果會自動返回至SDIO HOST中。在讀數(shù)據(jù)傳輸中，整個過程包含命令響應(yīng)數(shù)據(jù)通訊，其傳輸方式為由SDIO卡發(fā)至SDIO HOST中，具體的傳輸時序如圖4所示。

根據(jù)圖4可知，讀數(shù)據(jù)傳輸是與寫數(shù)據(jù)傳輸方式基本一致，每單位數(shù)據(jù)傳輸完成后，需要由SDIO HOST對通信數(shù)據(jù)進行校驗，并將結(jié)果決定是否保留接收數(shù)據(jù)作為最終的有效數(shù)據(jù)。

3? ? SDIO接口設(shè)計和實現(xiàn)

基于上述設(shè)計需求特點，研究SDIO接口硬件結(jié)構(gòu)設(shè)計，如圖5所示。

在該模塊中，SDIO接口結(jié)合不同的功能需求由命令解析、循環(huán)冗余、校驗生成、SD接口、AHB接口、數(shù)據(jù)控制等多個功能構(gòu)成，SD接口和AHB接口是總線接口，在不同時鐘域下兩個接口工作，對設(shè)計SDIO接口來說是異步的，異步處理模塊對兩者信息通信實現(xiàn)一步操作，比如命令解析模塊，該模塊主要實現(xiàn)采樣CMD線命令，正確進行命令參數(shù)信息體系可將對應(yīng)參數(shù)轉(zhuǎn)為有效信號，進而能夠顯示SDIO接口操作，在本設(shè)計中可以使用有限狀態(tài)機（Finite State Machine，F(xiàn)SM）實現(xiàn)命令的接收功能，具體狀態(tài)機實現(xiàn)如圖6所示。

在響應(yīng)產(chǎn)生模塊設(shè)計過程中，可根據(jù)其他模塊返回的信息正確向主設(shè)備返回卡的操作環(huán)境，檢驗結(jié)果卡狀態(tài)信息具體功能，實現(xiàn)狀態(tài)機如圖7所示。

通過圖7可發(fā)現(xiàn)，響應(yīng)產(chǎn)生狀態(tài)期主要包含空閑、SD模式、等待、有效數(shù)據(jù)響應(yīng)位、響應(yīng)CRC等工作狀態(tài)。當(dāng)硬件上軟件復(fù)位后，狀態(tài)機則處于SIDLE狀態(tài)中。在數(shù)據(jù)控制模塊中，當(dāng)SDIO HOST發(fā)起數(shù)據(jù)傳輸命令之后，能夠?qū)ο鄳?yīng)數(shù)據(jù)進行緩存、轉(zhuǎn)換以及多路選擇等操作，確保數(shù)據(jù)在傳輸過程中不會丟失，并能夠嚴(yán)格按照協(xié)議進行持續(xù)傳輸[1]。數(shù)據(jù)控制模塊可實現(xiàn)讀寫操作的一系列流程，為降低模塊設(shè)計復(fù)雜性，需要合理進行數(shù)據(jù)控制，將模塊功能分割為多個子模塊，實現(xiàn)所有功能，數(shù)據(jù)控制模塊的結(jié)構(gòu)如圖8所示。

圖8中，方框部分為數(shù)據(jù)控制模塊，該模塊被劃分為字節(jié)計數(shù)、數(shù)據(jù)接收、發(fā)送、選擇這4個功能模塊，右側(cè)讀寫模塊是對傳輸數(shù)據(jù)實現(xiàn)同步操作。

AHB接口模塊，能夠高效處理SDIO接口傳輸?shù)男畔?，同時將SDIO接口集成到芯片架構(gòu)中，整個接口模塊，主要由AHB從設(shè)備和主設(shè)備兩種功能模塊構(gòu)成。在同設(shè)備中，整個設(shè)計可實現(xiàn)SDIO接口與CPU的交互，通過CPU對SDIO接口寄存器完成讀寫，同時SDIO接口可將讀寫過程中斷并返回至相應(yīng)的CPU，并且使CPU實時監(jiān)控SDIO接口的數(shù)據(jù)傳輸情況。在芯片設(shè)計架構(gòu)中，SDIO接口的機制為0x4000xxxx.，在SDIO接口實現(xiàn)數(shù)據(jù)傳輸時，需要CPU對功能寄存器完成正確配置，同時實時檢查狀態(tài)寄存器的運行情況，確保數(shù)據(jù)可實現(xiàn)正常傳輸。對于AHB主設(shè)備來說，該模塊可實現(xiàn)SDIO接口數(shù)據(jù)協(xié)議轉(zhuǎn)換并完成標(biāo)準(zhǔn)SD總線形式數(shù)據(jù)和標(biāo)準(zhǔn)AHB總線數(shù)據(jù)之間的轉(zhuǎn)換，當(dāng)利用SDIO HOST進行大量數(shù)據(jù)傳輸時，采用傳統(tǒng)的輸入指令或者中斷方式來有效控制信息傳輸過程，最終會使CPU被長時間占用，導(dǎo)致部分?jǐn)?shù)據(jù)丟失。采用DAM的傳輸方式可以減少CPU所占用的時間，進一步提高信息處理能力，在AHB總線中進行SDIO集成設(shè)計可以使用AHB主設(shè)備傳輸方式，進而實現(xiàn)DMA信號傳輸。SD總線在傳輸速度上有一定限制，為確保數(shù)據(jù)能夠快速傳輸，該模塊需要支持的Burst，類型可以在標(biāo)準(zhǔn)協(xié)議傳輸中進行篩選[2]。

4? ? 仿真與驗證分析

在整個驗證中，功能仿真式的主要內(nèi)容是分析所設(shè)計的RTL邏輯性，確保RTL可滿足相應(yīng)的應(yīng)用需求。功能仿真無需考慮時序問題，且仿真速度快，可通過所輸出的文件波形快速進行結(jié)果分析，為全面檢測SDIO接口功能和搭建下列測試平臺。完成測試平臺中不同功能模塊設(shè)計后，應(yīng)按照相應(yīng)流程進行仿真測試，在具體方針中要求仿真具有高效性，能夠在短時間內(nèi)進行錯誤糾正。同時還需要具備一定完備性，在設(shè)計中存在錯誤要求仿真可達(dá)到功能覆蓋率。通過測試，發(fā)現(xiàn)所設(shè)計的SDIO接口各功能可實現(xiàn)正常運行，且處于SD4運行模式下能夠支持的最高時鐘頻率可達(dá)到70 MHz，最穩(wěn)定的數(shù)據(jù)傳輸效率最大可達(dá)到280 Mbps。

5? ? 結(jié)語

本文主要分析了WiFi芯片架構(gòu)，對系統(tǒng)總線AHB協(xié)議進行分析，闡述AHB在Burst傳輸過程的具體情況，為后續(xù)SDIO接口實現(xiàn)數(shù)據(jù)批量傳輸?shù)於ɑA(chǔ)。闡述了SDIO總線接口特點功能，根據(jù)協(xié)議需求設(shè)計相應(yīng)的SDIO接口結(jié)構(gòu)，在WiFi芯片上集成SDIO接口并能夠完成相應(yīng)的測試，最終表明SDIO接口在WiFi芯片上可實現(xiàn)正常運行，最快傳輸率可達(dá)到280 Mbps。

[參考文獻]

[1]劉雨沁，郭元興，劉繼平.基于FPGA的SDIO通信接口的設(shè)計實現(xiàn)[J].通信技術(shù)，2017（11）：248-252.

[2]邰雪鳳.基于WiFi的振動信號采集儀的研究與實現(xiàn)[D].天津：天津工業(yè)大學(xué)，2017.

Abstract：In recent years， with the development of internet technology， WiFi technology has strong stability， fast data transmission speed， low function consumption， etc. The advantages have already played a very important role in wireless communication. With the development of the times， advancements of WiFi chips are increasingly demanding. At present， it is a major problem for developers to quickly and efficiently expand the external functions of WiFi chips. In this paper， an external expansion interface， namely the SDIO interface， can be integrated in the WiFi chip architecture， which can provide a fast information transmission interface for the chip. This study describes the overall architecture of the chip， analyzes the SDIO HOST simulation model to build a simulation platform， and can complete the corresponding simulation verification. Finally， the chip test shows that the SDIO interface has different subfunctions， is reasonable in design， and has strong operability.

Key words：WiFi chip; high speed; secure digital input and output; interface; design; verification