王勛 張鳳祁 陳偉 郭曉強(qiáng) 丁李利 羅尹虹

(西北核技術(shù)研究院, 強(qiáng)脈沖輻射環(huán)境模擬與效應(yīng)國家重點(diǎn)實(shí)驗(yàn)室, 西安 710024)

1 引 言

大氣中子與器件材料發(fā)生核反應(yīng)產(chǎn)生次級(jí)帶電粒子, 能夠引發(fā)單粒子效應(yīng), 導(dǎo)致系統(tǒng)工作錯(cuò)誤[1,2].不同于航天電子系統(tǒng)的研制, 地面和航空電子系統(tǒng)為了限制開發(fā)成本和縮短研發(fā)周期, 多選用未加固的商用現(xiàn)成品(commercial off-the-shelf, COTS)器件[3?5]. 使得在地面和航空高度工作且對(duì)可靠性要求高的電子系統(tǒng)(如高鐵控制系統(tǒng)、高速網(wǎng)絡(luò)系統(tǒng)、汽車電子系統(tǒng)、航空電子系統(tǒng)、心臟起搏器、大容量數(shù)據(jù)存儲(chǔ)服務(wù)器和超級(jí)計(jì)算機(jī)等)面臨大氣中子單粒子效應(yīng)的威脅[6?8]. 另一方面, 隨著電子器件的特征尺寸和工作電壓不斷減小, 工作頻率不斷增加, 使得大氣中子對(duì)微電子器件的威脅越來越嚴(yán)重[9?11]. 因此, 研究大氣中子單粒子效應(yīng), 預(yù)估其產(chǎn)生的危害, 對(duì)于提升關(guān)鍵應(yīng)用電子系統(tǒng)的可靠性和安全性具有重要意義.

單粒子效應(yīng)實(shí)驗(yàn)是研究大氣中子單粒子效應(yīng)的最直接手段, 對(duì)評(píng)估電子器件抗中子單粒子效應(yīng)水平具有不可替代的作用. 但由于自然界中大氣中子通量低, 利用中子源開展地面加速模擬實(shí)驗(yàn), 已成為研究大氣中子單粒子效應(yīng)的主要方式[12]. 可以用于地面加速實(shí)驗(yàn)的模擬源包括(準(zhǔn))單能中子源[13,14]、脈沖反應(yīng)堆[15]和散裂中子源[12,16,17]. 利用(準(zhǔn))單能中子源可以獲得器件在不同中子能量下的單粒子效應(yīng)截面, 進(jìn)而可以預(yù)估器件的抗大氣中子單粒子效應(yīng)水平, 但需要在不同能量的中子源開展多輪次輻照實(shí)驗(yàn); 此外, 利用不同能量獲得的器件中子單粒子翻轉(zhuǎn)(single event upset, SEU)截面差異可能很大, 如我們前期利用西安脈沖反應(yīng)堆獲得的中子SEU 截面隨器件特征尺寸的變化關(guān)系與在2.5 和14 MeV 單能中子源獲得的變化關(guān)系相反[10], 因此如果不補(bǔ)充實(shí)驗(yàn)數(shù)據(jù)則很難評(píng)估這些器件實(shí)際的抗大氣中子單粒子效應(yīng)水平.

散裂中子源能譜與大氣中子能譜接近, 是器件抗大氣中子單粒子效應(yīng)水平考核與評(píng)估最理想的模擬源. 但是, 由于前期缺少可用的散裂中子源,國內(nèi)在大氣中子單粒子效應(yīng)研究方面主要依靠(準(zhǔn))單能中子源和脈沖反應(yīng)堆開展實(shí)驗(yàn). 隨著中國散 裂 中 子 源(China spallation neutron source,CSNS)通過國家驗(yàn)收, 使得在國內(nèi)利用散裂中子源開展中子單粒子效應(yīng)研究成為可能. 目前,CSNS 已經(jīng)建成的束線中, 反角白光中子源(Back-n)可以開展中子單粒子效應(yīng)實(shí)驗(yàn)[12]. 此外還有一些在建束線也可以開展大氣中子單粒子效應(yīng)實(shí)驗(yàn)[16,17].前期, 我們利用在西藏羊八井開展的大氣輻照實(shí)驗(yàn)結(jié)果, 對(duì)CSNS Back-n 的實(shí)驗(yàn)結(jié)果進(jìn)行了評(píng)估[12], 結(jié)果與JEDEC 標(biāo)準(zhǔn)[18]基本一致, 即選擇10 MeV 左 右 的 能 量 作 為 閾 值 時(shí), 利 用CSNS Back-n 得到的中子SEU 截面與大氣輻照獲得的結(jié)果較為一致.

本文在CSNS Back-n 現(xiàn)有實(shí)驗(yàn)條件下, 以多款商用靜態(tài)隨機(jī)存取存儲(chǔ)器(static random-access memory, SRAM)為樣品開展大氣中子單粒子效應(yīng)實(shí)驗(yàn), 獲取了13 款器件的中子單粒子效應(yīng)數(shù)據(jù),對(duì)比分析了不同器件的SEU 截面; 在物理版圖信息未知的情況下, 利用概率統(tǒng)計(jì)的方法提取了單粒子多單元翻轉(zhuǎn)(multiple cell upsets, MCU)信息,研究了不同特征尺寸、版圖工藝、工作頻率設(shè)計(jì)對(duì)SRAM 器件SEU 截面、MCU 的影響. 同時(shí)對(duì)比了相同器件在CSNS Back-n 和羊八井大氣中子實(shí)驗(yàn)中獲得的MCU 占比.

2 CSNS Back-n 輻照實(shí)驗(yàn)

2.1 實(shí)驗(yàn)對(duì)象

SRAM 存儲(chǔ)器是電子系統(tǒng)中常見且對(duì)大氣中子單粒子效應(yīng)敏感的電子器件, 本文選擇多款CMOS 工藝商用SRAM 存儲(chǔ)器為實(shí)驗(yàn)對(duì)象開展大氣中子單粒子效應(yīng)實(shí)驗(yàn). 包括: HITACHI/RENESAS公司HM 系列3 款, ISSI 公司IS6X 系列3 款,Cypress 公 司CY62126 系 列3 款, CY7C1318 系列3 款, 國產(chǎn)器件1 款. 特征尺寸涵蓋40—500 nm.13 款器件詳細(xì)參數(shù)如表1 所列.

2.2 測(cè)試系統(tǒng)

本文使用的測(cè)試系統(tǒng)包括輻照板、測(cè)試板和上位機(jī)三個(gè)模塊. 其中輻照板上接插待測(cè)器件, 接受中子束流輻照; 測(cè)試板響應(yīng)上位機(jī)指令, 對(duì)輻照板上的待測(cè)器件進(jìn)行讀寫, 通過對(duì)比讀出與寫入數(shù)據(jù)判斷器件是否發(fā)生SEU, 并實(shí)時(shí)向上位機(jī)回傳測(cè)量到的SEU 地址和數(shù)據(jù); 上位機(jī)用于監(jiān)控整個(gè)實(shí)驗(yàn)流程.

表1 待測(cè)SRAM 器件參數(shù)Table 1. Parameters of the SRAM devices for test.

2.3 實(shí)驗(yàn)源及條件

CSNS 利用高能質(zhì)子轟擊鎢靶產(chǎn)生寬譜中子,CSNS Back-n 位于質(zhì)子入射方向的反方向, 終端布局如圖1 所示. 包括兩個(gè)實(shí)驗(yàn)廳: 終端1 和終端2[19].

本文在終端2 中開展SRAM 中子單粒子輻照實(shí)驗(yàn), 終端2 束流的中子能量范圍是0.1 eV—200 MeV. 實(shí)驗(yàn)過程中CSNS 運(yùn)行在20 kW 左右,注量率約為1.6 × 106n/(cm2·s), 其中10 MeV 以上中子占比為18.3%. 圖2 給出20 kW 運(yùn)行時(shí)終端2 處的中子微分能譜與羊八井大氣中子微分能譜的對(duì)比. 可以看出, 與真實(shí)的大氣中子能譜相比,CSNS 反角白光中子源在100 MeV 以內(nèi)符合較好,但在100 MeV 以上下降較快.

圖1 CSNS 反角白光中子源實(shí)驗(yàn)終端布局[19]Fig. 1. Layout of back-n at CSNS[19].

圖2 CSNS 反角白光中子源終端2 與羊八井大氣中子微分能譜對(duì)比Fig. 2. Comparison between the differential neutron energy spectra of CSNS back-n and Yangbajing.

2.4 實(shí)驗(yàn)方法

實(shí)驗(yàn)現(xiàn)場(chǎng)包括位于地下的實(shí)驗(yàn)廳(終端2)和地上控制間, 兩個(gè)區(qū)域垂直距離約25 m, 以保障人員的安全. 由于實(shí)驗(yàn)廳內(nèi)本底較低, 實(shí)驗(yàn)過程中直接將測(cè)試板置于實(shí)驗(yàn)廳內(nèi), 另一方面為了減小人員受到的輻照劑量, 測(cè)試人員在控制間通過遠(yuǎn)程計(jì)算機(jī)控制整個(gè)實(shí)驗(yàn)流程, 實(shí)驗(yàn)廳和控制間通過以太網(wǎng)進(jìn)行連接, 如圖3 所示.

本文選擇直徑為6 cm 的束流開展單粒子效應(yīng)輻照實(shí)驗(yàn). 為保證實(shí)驗(yàn)數(shù)據(jù)的可靠性, 每種型號(hào)均選擇多器件同時(shí)進(jìn)行輻照. 考慮到器件尺寸大小,HM62V8100,HM628512B,HM628512A,IS62WV1288,CY62126V,CY62126BV,CY62126DV 和M328C 采用3 只相同型號(hào)器件上下均勻排列的方式同時(shí)輻照, IS64WV25616,IS61WV204816 和CY7C1318 系列器件采用2 只相同型號(hào)器件上下排列的方式同時(shí)輻照.

圖3 CSNS 反角白光中子源輻照實(shí)驗(yàn)布局示意圖Fig. 3. Layout of the irradiation experiment at CSNS back-n.

實(shí)驗(yàn)過程中, 所有器件均工作在標(biāo)稱電壓下,中子束流垂直入射. 測(cè)試圖形包括0x00H, 0x55H,0xAAH 和0xFFH 四種情況, 其中0x00H 是寫入全“0”進(jìn)行測(cè)試, 0x55H 和0xAAH 是寫入“0”“1”相間數(shù)據(jù), 區(qū)別在于寫入“0”和“1”的位置對(duì)調(diào),0xFFH 是寫入全“1”. 監(jiān)測(cè)方法是通過對(duì)比中子輻照前后被測(cè)SRAM 器件中的數(shù)據(jù)變化來統(tǒng)計(jì)SEU 數(shù). 為實(shí)時(shí)掌握測(cè)試情況, 本文采用動(dòng)態(tài)監(jiān)測(cè)方法, 即輻照前向存儲(chǔ)單元寫入數(shù)據(jù), 每隔固定時(shí)間間隔回讀數(shù)據(jù), 并與寫入數(shù)據(jù)進(jìn)行逐位比對(duì)統(tǒng)計(jì)錯(cuò)誤的比特位數(shù). 實(shí)驗(yàn)過程中實(shí)時(shí)監(jiān)測(cè)輻照板電流, 當(dāng)超過一定閾值時(shí)認(rèn)為發(fā)生單粒子閂鎖, 立即切斷電源, 然后給輻照板重新上電, 重新寫入數(shù)據(jù)進(jìn)行測(cè)試.

2.5 實(shí)驗(yàn)結(jié)果

中子SEU 截面計(jì)算公式為

式中σSEU為中子SEU 截面, 單位為cm2/bit;NSEU為 實(shí) 驗(yàn) 測(cè) 得 的SEU 數(shù), 單 位 為 次;C為 被 測(cè)SRAM 器件的總?cè)萘? 單位為bit;Φ是能量大于10 MeV 的中子注量. 利用(1)式可得到不同器件不同測(cè)試圖形下的位翻轉(zhuǎn)截面, 結(jié)果見表2, 其中不確定度為

其中usys,uN和uΦ分別是單粒子效應(yīng)測(cè)試系統(tǒng)、SEU 統(tǒng)計(jì)數(shù)量、注量測(cè)量引入的不確定度, 本實(shí)驗(yàn)中根據(jù)文獻(xiàn)[20]中注量率的不確定度(3%)和束斑不均性測(cè)量結(jié)果(10%), 可知uΦ=10.44%.

3 結(jié)果分析

3.1 SRAM 器件大氣中子SEU 截面影響因素

(1)測(cè)試圖形的影響

器件在不同測(cè)試圖形下的SEU 截面由圖4 給出. 考慮到(2)式中不確定度的影響, 偏差基本都在誤差棒范圍以內(nèi). 因此, 認(rèn)為測(cè)試圖形對(duì)SEU 截面的影響不大. 為降低不同器件之間對(duì)比時(shí)的不確定度, 后續(xù)截面對(duì)比中將利用不同測(cè)試圖形的均值.

(2)版圖工藝差異的影響

考慮不同廠商相同特征尺寸的器件, 廠商不同導(dǎo)致版圖和工藝存在較大差異, 圖5 對(duì)比了相同特征尺寸不同廠商器件的SEU 截面. 對(duì)于350 nm的2 款器件, 截面相對(duì)偏差為32.7%; 對(duì)于130 nm的2 款器件, 截面相對(duì)偏差為35.5%; 對(duì)于65 nm的3 款器件, 截面相對(duì)偏差高達(dá)426.1%. 實(shí)驗(yàn)結(jié)果顯示, 版圖及工藝的差異對(duì)器件的SEU 敏感性有影響, 而且特征尺寸越小影響越大. 版圖和工藝對(duì)器件單粒子效應(yīng)敏感性的影響比較復(fù)雜. 以版圖設(shè)計(jì)為例, 改變器件的阱接觸面積[21]、晶體管的放置位置[22]和放置方向[23]、布局布線[24]等都可以改變器件的單粒子效應(yīng)敏感性. 由于使用商用器件開展實(shí)驗(yàn), 缺少版圖和工藝信息, 無法對(duì)導(dǎo)致截面不同的原因進(jìn)行更為具體的分析.

(3)特征尺寸的影響

圖4 不同測(cè)試圖形下測(cè)得的器件SEU 截面對(duì)比Fig. 4. Comparison between the SEE cross sections of devices with different test patterns.

表2 在CSNS 反角白光中子源的SEU 測(cè)試結(jié)果Table 2. Test results of the SEUs at CSNS back-n.

圖5 不同廠商相同特征尺寸SRAM 器件SEU 截面對(duì)比 (a) 350 nm SRAM; (b) 130 nm SRAM; (c) 65 nm SRAMFig. 5. Comparison of the SEE cross sections of the devices with the same feature sizes from different manufacturer: (a) 350 nm SRAM; (b) 130 nm SRAM; (c) 65 nm SRAM.

圖6 同一廠商系列不同特征尺寸SRAM 器件SEU 截面對(duì)比 (a) HITECHI/RENESAS HM 系列SRAM; (b) Cypress CY1318系列SRAM;(c) Cypress CY62126 系列SRAM; (d) ISSI IS6X 系列SRAMFig. 6. Comparison of the SEE cross sections of devices from the same manufacturer with different feature sizes: (a) HITECHI/RENESAS HM SRAM; (b) Cypress CY1318SRAM; (c) Cypress CY62126SRAM; (d) ISSI IS6X SRAM.

為降低版圖和工藝差異對(duì)SEU 截面的影響,只在相同廠商的同系列器件之間進(jìn)行對(duì)比. 圖6 給出了4 個(gè)產(chǎn)品系列不同特征尺寸器件的SEU 截面. 對(duì)于HM 系列中的3 款SRAM, 當(dāng)特征尺寸從500 nm 逐漸降低到180 nm 時(shí)SEU 截面略微下降; 對(duì)于Cypress 公司CY7C1318 系列的3 款SRAM, 當(dāng)特征尺寸從150 nm 逐漸降低到65 nm時(shí)SEU 截面降低比較明顯; 對(duì)于Cypress 公司CY62126 系列的3 款SRAM, 特征尺寸從350 nm降到250 nm 時(shí)SEU 截面降低, 當(dāng)繼續(xù)降低到130 nm 時(shí)SEU 截面增加; 對(duì)于ISSI 公司IS6X 系列3 款SRAM, 特征尺寸從130 nm 降到65 nm時(shí)SEU 截面增加, 當(dāng)繼續(xù)降低到40 nm 時(shí)SEU截面降低. 可見商用SRAM 器件的SEU 截面并沒有嚴(yán)格按照特征尺寸的縮小而減小. 這是因?yàn)槠骷卣鞒叽缃档蛯?dǎo)致器件敏感體積和臨界電荷都降低, 兩者對(duì)器件SEU 截面的貢獻(xiàn)是相反的. 隨著特征尺寸的降低, MCU 出現(xiàn)的可能性增大, 但版圖設(shè)計(jì)對(duì)敏感體積的電荷收集和不同節(jié)點(diǎn)之間的電荷共享都有很大的影響. 盡管實(shí)驗(yàn)中選擇相同廠商系列不同特征尺寸的SRAM 器件進(jìn)行比較, 版圖設(shè)計(jì)的影響仍然無法完全避免. 因此, 實(shí)驗(yàn)中不同系列的SRAM 器件SEU 截面呈現(xiàn)出不同的變化規(guī)律.

3.2 器件中子單粒子MCU 情況

(1) MCU 信息的提取

對(duì)于商用器件, MCU 提取面臨的最大問題是缺少版圖信息, 其內(nèi)部物理地址與邏輯地址的映射關(guān)系未知. 本文采用基于概率統(tǒng)計(jì)的方法[25,26]提取SEU 數(shù)據(jù)中的 MCU 信息. 該方法能夠以較高精度提取出SEU 數(shù)據(jù)中的MCU 信息. 對(duì)方法的具體思路、步驟和驗(yàn)證評(píng)估已在文獻(xiàn)[25]和文獻(xiàn)[26]中給出. 表3 中列出從SEU 數(shù)據(jù)中提取出的 MCU 信息.

(2)測(cè)試圖形的影響

針對(duì)表3 中4 款SRAM 器件, 分析測(cè)試圖形對(duì)MCU 占比的影響, 結(jié)果如圖7 所示, 所有器件的MCU 占比均受測(cè)試圖形的影響. 在4 款器件中, IS61WV204816 和CY62126DV 兩 款 器 件 的MCU 占比受測(cè)試圖形影響較小, 不同測(cè)試圖形下MCU 最大和最小占比的絕對(duì)偏差分別為4.43%和9.82%, 相對(duì)偏差分別為18.39%和27.69%.HM62V8100 和IS64WV25616 兩款器件的MCU占比受測(cè)試圖形影響相對(duì)較大, MCU 最大和最小占比的相對(duì)偏差分別為444.95%和1213.70%, 但絕對(duì)偏差與前兩款器件類似, 分別為4.85%和8.86%. 測(cè)試圖形對(duì)MCU 占比的影響與器件內(nèi)部電場(chǎng)的分布有關(guān), 不同的測(cè)試圖形下器件內(nèi)部的電場(chǎng)分布不同, 電場(chǎng)分布能夠影響電荷共享, 從而影響器件MCU 發(fā)生的概率.

(3)版圖工藝差異的影響

考慮3款不同廠商的65 nm SRAM 器 件IS64WV25616, CY7C1318KV18 和M328C. 這3款器件具有相同的特征尺寸, 但不同廠商的版圖和工藝存在較大差異, 圖8 對(duì)比了SEU 中的MCU占比. 3 款器件的MCU 占比各不相同, 相對(duì)偏差高達(dá)521.44%, 最大MCU 位數(shù)隨著MCU 占比的增大近似呈增大趨勢(shì). 此外, 與圖5(c)中的結(jié) 果 對(duì) 比 可 以 發(fā) 現(xiàn), IS64WV25616 (65 nm)比CY7C1318KV18 (65 nm)的翻轉(zhuǎn)截面大近4 倍,但MCU 占比約為后者的16%. 可見, MCU 占比并不與器件的SEU 截面正相關(guān). 這說明版圖和工藝對(duì)器件的單粒子效應(yīng)截面和MCU 情況的影響非常復(fù)雜. 以版圖設(shè)計(jì)為例, 改變器件的阱接觸面積[21]、晶體管的放置位置[22]和放置方向[23]、布局布線[24]等都可以改變器件的單粒子效應(yīng)敏感性.這增加了從版圖優(yōu)化設(shè)計(jì)層面提高器件的抗大氣中子單粒子效應(yīng)水平的空間和難度.

表3 單粒子MCU 提取結(jié)果Table 3. Extraction results of the single event multiple cell upsets.

圖7 不同測(cè)試圖形下MCU 占比 (a) IS61WV204816(40 nm); (b) CY62126DV(130 nm); (c) HM62V8100 (180 nm); (d) IS64WV25616(65 nm)Fig. 7. MCU rates of the devices with different test patterns: (a) IS61WV204816(40 nm); (b) CY62126DV(130 nm); (c) HM62V8100(180 nm); (d) IS64WV25616 (65 nm).

圖8 不同廠商相同特征尺寸SRAM 器件MCU 情況Fig. 8. MCU rates and sizes of the devices with the same feature sizes from different manufacturer.

(4)特征尺寸的影響

為降低版圖工藝因素的影響, 只在相同廠商相同系列器件之間進(jìn)行對(duì)比. 對(duì)于HM 系列的3 款器件和CY62126 系列的3 款器件均是僅在最小特征尺寸器件的SEU 數(shù)據(jù)中提取到MCU, 特征尺寸250 nm 以上的器件中均沒有提取到MCU 信息. 圖9 給出了CY7C1318 系列和IS6X 系列不同特征尺寸SRAM 器件的MCU 情況. 可以看出, 對(duì)于這兩個(gè)系列的器件, MCU 占比和最大MCU 位數(shù)均隨特征尺寸的降低而增加. 對(duì)于65 nm 的CY7C1318 和40 nm 的IS61WV204816 均出現(xiàn)了最大達(dá)7 位的MCU. 可見, 盡管單粒子位翻轉(zhuǎn)截面可能隨特征尺寸的降低而降低(如圖6(b)), 但MCU 的影響會(huì)越來越嚴(yán)重. 因?yàn)殡S著器件特征尺寸的降低, 單位面積內(nèi)集成的存儲(chǔ)單元數(shù)量增加,使得單個(gè)粒子入射時(shí)沉積能量能夠影響的存儲(chǔ)單元個(gè)數(shù)增加. 因此, MCU 問題應(yīng)該成為小尺寸存儲(chǔ)器著重考慮的一個(gè)可靠性問題.

圖9 同一廠商系列不同特征尺寸SRAM 器件MCU 情況(a) CY7C1318 系 列 不 同 特 征 尺 寸MCU 情 況; (b) IS6X 系列不同特征尺寸MCU 情況Fig. 9. MCU rates and sizes of the devices from the same manufacturer with different feature sizes: (a) CY7C1318;(b) IS6X.

(5) MCU 與高原實(shí)驗(yàn)結(jié)果的差異

早期利用上述 HITACHI/RENESAS 的HM 系列3 款SRAM 在西藏羊八井國際宇宙射線觀測(cè)站開展了SRAM 大氣中子單粒子效應(yīng)輻照實(shí)驗(yàn). 羊八井國際宇宙射線觀測(cè)站位于東經(jīng)90.5°, 北緯30.1°, 海拔4300 m. 采用大規(guī)模存儲(chǔ)矩構(gòu)建測(cè)試系統(tǒng), 待測(cè)存儲(chǔ)器中寫入數(shù)據(jù)0x55H, 輻照實(shí)驗(yàn)持續(xù)數(shù)千小時(shí). 詳細(xì)的實(shí)驗(yàn)結(jié)果和分析見文獻(xiàn)[12].在數(shù)據(jù)分析中, 從HM62 V8100 的195 位翻轉(zhuǎn)中提取得到20 位MCU, 其中14 位多位翻轉(zhuǎn)(multiple bit upsets, MBU). 高原大氣輻照實(shí)驗(yàn)中MCU 占比為10.26%, 比CSNS back-n 的實(shí)驗(yàn)結(jié)果5.94%高. 此外, 高原大氣輻照的實(shí)驗(yàn)結(jié)果中還出現(xiàn)了CSNS back-n 實(shí)驗(yàn)中沒有的MBU. 可見, 盡管可以通過在計(jì)算時(shí)選擇較大的中子能量閾值用CSNS back-n 評(píng)估器件的大氣中子SEU 截面[12], 但是對(duì)器件的MCU 進(jìn)行評(píng)估時(shí), 仍會(huì)低估大氣中子單粒子效應(yīng)的影響.

4 結(jié)果討論

綜合分析上述13 款商用SRAM 的單粒子效應(yīng)實(shí)驗(yàn)數(shù)據(jù), 得到了一系列有意義的結(jié)果, 下面對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行簡(jiǎn)要的討論.

1) 測(cè)試圖形對(duì)器件的SEU 截面影響不大, 但對(duì)部分器件的MCU 占比有較大的影響, 其原因與器件內(nèi)部電場(chǎng)分布有關(guān). 不同的測(cè)試圖形下器件內(nèi)部的電場(chǎng)分布不同, 電場(chǎng)分布能夠影響電荷共享,從而影響器件MCU 發(fā)生的概率. 該現(xiàn)象的原因與文獻(xiàn)[22]中的類似, 即單元中的晶體管放置位置和電場(chǎng)滿足一定條件時(shí), 共享電荷在同一個(gè)單元的P 管和N 管中同時(shí)產(chǎn)生正負(fù)電流脈沖, 脈沖抵消能夠降低電荷共享的影響, 從而降低MCU 發(fā)生的概率.

2) 版圖和工藝的差異對(duì)SEU 截面和MCU 情況的影響都很大. 特征尺寸越小, SEU 截面的差異越大, 說明版圖的設(shè)計(jì)對(duì)小尺寸器件的中子單粒子效應(yīng)的敏感性影響更大. 且MCU 占比與SEU 截面之間沒有明顯的相關(guān)性. 版圖和工藝對(duì)器件單粒子效應(yīng)敏感性的影響比較復(fù)雜. 以版圖設(shè)計(jì)為例,改變器件的阱接觸面積、晶體管的放置位置和放置方向、布局布線等都可以改變器件的單粒子效應(yīng)敏感性. 如增加N 阱接觸面積可以降低單粒子瞬態(tài)脈沖的寬度和截面, 從而降低單粒子效應(yīng)的敏感性, 達(dá)到加固的目的[21]. 通過優(yōu)化P 管和N 管的放置位置, 利用正負(fù)脈沖抵消的思路, 可以降低電荷共享的影響, 從而降低器件的MCU 敏感性[22].由于脈沖窄化效應(yīng)的存在, 將反相器水平放置比垂直放置能夠顯著減小單粒子瞬態(tài)脈沖的寬度和截面[23]. 因此, 一些文獻(xiàn)利用脈沖的窄化效應(yīng)探索能夠緩解單粒子效應(yīng)的版圖設(shè)計(jì)技術(shù)[24]. 由于文中使用商用器件開展實(shí)驗(yàn), 缺少具體的版圖和工藝信息, 無法對(duì)導(dǎo)致截面不同的原因進(jìn)行更為具體的分析.

3)特征尺寸對(duì)SEU 截面和MCU 占比都有影響. 特征尺寸對(duì)SEU 截面的影響沒有明顯的規(guī)律,由于特征尺寸同時(shí)影響敏感體積和臨界電荷, 二者對(duì)SEU 截面的貢獻(xiàn)是相反的. 另一方面, 特征尺寸對(duì)MCU 的影響具有明顯的規(guī)律性, MCU 占比和最大MCU 位數(shù)都隨特征尺寸的減小而增大. 這是因?yàn)樘卣鞒叽鐪p小使得臨界電荷和敏感體積變小,電荷共享加劇, 單個(gè)粒子能夠同時(shí)影響的存儲(chǔ)單元個(gè)數(shù)增加. 這也說明MCU 問題將成為小尺寸存儲(chǔ)器著重考慮的一個(gè)可靠性問題.

4)相同的器件在CSNS Back-n 獲得的MCU占比小于高原輻照實(shí)驗(yàn)的結(jié)果. 原因有兩個(gè), 首先,由于CSNS Back-n 的中子能譜相對(duì)于真實(shí)的大氣中子能譜偏軟, 中子的最高能量和高能成分占比都偏小(如圖2 所示), 單能中子實(shí)驗(yàn)研究表明,MCU 比例隨入射中子能量的增高而升高[27,28]. 其次, CSNS back-n 實(shí)驗(yàn)中, 中子束流垂直芯片入射, 而在高原大氣輻照實(shí)驗(yàn)中, 大氣中子從各個(gè)方向入射,相關(guān)研究表明側(cè)向入射能夠增加MCU 占比[29,30].此外, 高原大氣輻照的實(shí)驗(yàn)結(jié)果中還出現(xiàn)了CSNS back-n 實(shí)驗(yàn)中沒有的MBU, 原因是該器件列向MCU 的敏感性高于行向, CSNS back-n 的中子最高能量尚未達(dá)到其MBU 發(fā)生的閾值.

5 結(jié) 論

本文利用CSNS Back-n 開展了多款商用SRAM 存儲(chǔ)器的單粒子效應(yīng)實(shí)驗(yàn). 研究了測(cè)試圖形、特征尺寸和器件版圖工藝差異等因素對(duì)SEU 截面和MCU 的影響; 實(shí)驗(yàn)結(jié)果表明測(cè)試圖形對(duì)器件的SEU 截面影響不大, 但對(duì)部分器件的MCU 占比有較大的影響; 特征尺寸對(duì)器件SEU截面影響沒有明顯的規(guī)律, 但對(duì)MCU 的影響規(guī)律明顯, 即MCU 占比和最大位數(shù)都隨著特征尺寸的降低而增大; 器件版圖工藝差異對(duì)器件的SEU 截面和MCU 占比都有較大的影響. 此外, 研究還發(fā)現(xiàn)利用CSNS Back-n 評(píng)估器件的大氣中子單粒子效應(yīng), 可能會(huì)低估MCU 情況. 由于實(shí)驗(yàn)中使用的樣本是商用器件, 在分析一些影響產(chǎn)生的機(jī)理時(shí)缺少必要的器件內(nèi)部信息. 為進(jìn)一步分析導(dǎo)致實(shí)驗(yàn)現(xiàn)象產(chǎn)生的原因, 將在后續(xù)工作中基于TCAD 開展SRAM 器件的單粒子效應(yīng)仿真.

感謝中國散裂中子源提供束流機(jī)時(shí), 感謝反角白光中子源的同志的支持和幫助.