卜寧

摘？要：提出了一種適用于磁隔離柵驅(qū)動(dòng)的電流雙極調(diào)制和數(shù)字濾波解調(diào)技術(shù)，該技術(shù)以電流模式作為柵驅(qū)動(dòng)在信號(hào)傳輸過(guò)程中的主要工作模式，使磁隔離線圈由重載變?yōu)檩p載并降低信號(hào)驅(qū)動(dòng)功耗；在信號(hào)檢測(cè)方面，通過(guò)電平位移產(chǎn)生一對(duì)高電平互補(bǔ)信號(hào)，并在后續(xù)解調(diào)中使用數(shù)字邏輯電路濾除共模噪聲，并以不同平臺(tái)為主進(jìn)行多次混合仿真，以改善磁隔離變壓器模型與外圍電路的匹配問(wèn)題。最后，將信號(hào)的最大驅(qū)動(dòng)電流減小到19 mA，通過(guò)數(shù)字濾波解調(diào)技術(shù)實(shí)現(xiàn)了50 kV/μs的共模噪聲抑制能力，并實(shí)現(xiàn)了與脈沖極性編碼傳輸方案相同級(jí)別的傳輸延遲（7.1 ns）。

關(guān)鍵詞：磁隔離柵驅(qū)動(dòng)；雙極調(diào)制；共模噪聲抑制

0 引言

基于片上變壓器的隔離式柵極驅(qū)動(dòng)器已有廣泛研究。然而，由于變壓器線圈的驅(qū)動(dòng)問(wèn)題，難以同時(shí)實(shí)現(xiàn)磁隔離柵驅(qū)動(dòng)的低功耗和高共模噪聲抑制能力（CMR），也限制了傳輸延遲的進(jìn)一步優(yōu)化。圖1為磁隔離柵極驅(qū)動(dòng)器的結(jié)構(gòu)框圖，其中PWM信號(hào)經(jīng)過(guò)調(diào)制后由初級(jí)驅(qū)動(dòng)模塊（Drv）驅(qū)動(dòng)變壓器初級(jí)線圈，并在次級(jí)線圈上感應(yīng)出待解調(diào)信號(hào)V2。一種差分結(jié)構(gòu)的片上變壓器模型見(jiàn)圖2，由于在集成中工藝和尺寸的限制，其通帶頻率的低頻點(diǎn)一般需達(dá)到100 MHz，因此在工作頻帶內(nèi)變壓器的增益難以超過(guò)-3 dB，其電感也在100 nH左右[1]。初級(jí)調(diào)制信號(hào)V1需有足夠驅(qū)動(dòng)能力以在有限的增益下使待解調(diào)信號(hào)V2的幅值能夠被檢測(cè)，這種情況下的峰值驅(qū)動(dòng)電流將超過(guò)60 mA以上[2]，同時(shí)有限的dI/dt也限制了電路延遲的減小。另一方面，不同的信號(hào)調(diào)制方式也將以通頻帶不同的方式影響變壓器模型的設(shè)計(jì)，而當(dāng)應(yīng)用幅度調(diào)制時(shí)，電路功耗的增加換取了高的共模噪聲抑制能力。

針對(duì)共模噪聲抑制能力的進(jìn)一步提升，已有多種方案：信號(hào)和噪聲的不同傳輸路徑，可提供磁隔離柵驅(qū)動(dòng)（隔離器）的噪聲分離和抑制思路。文獻(xiàn)[3]通過(guò)分析隔離器接收器側(cè)線圈上電壓偏移的噪聲和信號(hào)頻譜特征，利用高通濾波器和電壓閾值來(lái)改善CMR；此外，還可通過(guò)時(shí)域的方法對(duì)噪聲進(jìn)行抑制。文獻(xiàn)[4]引入2個(gè)次級(jí)線圈，分別將兩線圈的同名端和異名端作為高側(cè)柵極控制信號(hào)輸入和浮動(dòng)地，這樣通過(guò)次級(jí)線圈的交叉配置可將有用的差模信號(hào)加倍，抵消無(wú)用的共模噪聲信號(hào)，以此來(lái)抑制隔離器的噪聲；文獻(xiàn)[5]另辟蹊徑，以數(shù)字的方式改善隔離器的信噪比。其將隔離器的噪聲考慮為柵極控制信號(hào)的信號(hào)抖動(dòng)，該抖動(dòng)信號(hào)通過(guò)隨機(jī)改變信號(hào)轉(zhuǎn)換的時(shí)間瞬間而將相當(dāng)大的寬帶噪聲引入隔離器的輸出?；诖朔N分析，文獻(xiàn)在傳統(tǒng)隔離器中新增了一路具有低頻率抖動(dòng)的時(shí)鐘信號(hào)隔離通道，該時(shí)鐘信號(hào)與控制信號(hào)共同作為觸發(fā)器的輸入，利用時(shí)鐘信號(hào)屏蔽控制信號(hào)的抖動(dòng)，從而達(dá)到抑制噪聲，提高信噪比的目的。

針對(duì)以上問(wèn)題，本文以電流模式作為隔離器在信號(hào)傳輸過(guò)程中的主要工作模式，而在隔離器次級(jí)采用與上述傳統(tǒng)共模噪聲分離和抑制方案不同的數(shù)字濾波解調(diào)技術(shù)。本文完成了基于ANSYS Electromagnetics Suite平臺(tái)的混合仿真（見(jiàn)圖3），并與Cadence平臺(tái)的結(jié)果進(jìn)行了比較，以保證仿真的準(zhǔn)確性。最后，實(shí)現(xiàn)了磁隔離柵驅(qū)動(dòng)的低功耗，高CMR和低傳輸延遲。

1 電路分析

如圖4所示，Q1～Q4構(gòu)成雙極性調(diào)制電路，其形成的B類驅(qū)動(dòng)級(jí)用作電流源，并將變壓器從重負(fù)載變?yōu)檩p負(fù)載。在這種情況下，磁場(chǎng)的變化直接受到dI/dt的影響，相比電壓模式，反向的dI/dt使差分變壓器完全消磁，并通過(guò)雙極性電流調(diào)制產(chǎn)生更少的諧波。圖中的鉗位二極管進(jìn)一步限制線圈驅(qū)動(dòng)信號(hào)中的電壓信號(hào)。

次級(jí)線圈的信號(hào)檢測(cè)仍然由電流主導(dǎo)（見(jiàn)圖5），避免了初級(jí)線圈的驅(qū)動(dòng)問(wèn)題，并降低了峰值驅(qū)動(dòng)電流。檢測(cè)電路的高通濾波網(wǎng)絡(luò)HPF產(chǎn)生有效電流信號(hào)isecse，并通過(guò)電流鏡生成i2（或i1）。為限制VDEC_in2（或VDEC_in1）超過(guò)電源軌，在圖中設(shè)置了吸收電阻R1和R2。

圖6為帶電平位移輸出的電流差分放大器，其由Rcb產(chǎn)生2個(gè)500 mV的電平移位信號(hào)Dec_pu和Dec_nu。此兩路信號(hào)配合Dec_p和Dec_n將得到一對(duì)高電平互補(bǔ)的數(shù)字邏輯信號(hào)，它們?cè)赑WM高電平調(diào)制時(shí)互為反相，而在PWM低電平調(diào)制時(shí)均為低電平。

圖7為檢測(cè)比較器的預(yù)放大電路，其輸入部分與圖6的電流差分放大器的輸出仍可看為電流鏡像的形式。該預(yù)放大電路具有額外的啟動(dòng)電路和正反饋環(huán)路，其輸出具有鎖存能力，能快速識(shí)別出5 ns內(nèi)兩輸入波形的大小。

圖8為本文提出的數(shù)字濾波解調(diào)技術(shù)的簡(jiǎn)化核心電路，該電路能正常解調(diào)出PWM控制信號(hào)，并分離出噪聲信號(hào)。OUT_R和OUT_F信號(hào)為由比較器輸出的一對(duì)高電平互補(bǔ)數(shù)字邏輯信號(hào)，圖6所示電流差分放大器輸出的四路信號(hào)共同產(chǎn)生Err信號(hào)，當(dāng)其為高時(shí)表示可能存在錯(cuò)誤。噪聲分離的基本思路是利用鎖存器、Err、OUT_R和OUT_F信號(hào)分別準(zhǔn)確有效地識(shí)別PWM控制信號(hào)的高電平和低電平，并分別輸出包含該信息的數(shù)字信號(hào)low_active和high_active，再通過(guò)鎖存器合成最終解調(diào)信號(hào)OUT。表1為圖8中兩類鎖存器Latch1和Latch2的真值表。

注： D = Input data H = Hold X = Dont care.

2 仿真結(jié)果與討論

圖9展示了由圖6電流差分放大器輸出的四路信號(hào)通過(guò)比較得到一對(duì)高電平數(shù)字邏輯信號(hào)的過(guò)程。

圖10為圖8所示數(shù)字濾波解調(diào)電路濾除共模噪聲并輸出正常PWM控制信號(hào)的過(guò)程，圖中分別給出了單個(gè)IGBT橋高側(cè)和低側(cè)驅(qū)動(dòng)解調(diào)過(guò)程的信號(hào)波形。VCM為模擬的50 kV/μs共模噪聲信號(hào)，該信號(hào)加在低側(cè)磁隔離柵驅(qū)動(dòng)次級(jí)輸出級(jí)的浮動(dòng)地和初級(jí)信號(hào)輸入級(jí)的理想地之間。在未出現(xiàn)共模噪聲時(shí)，高低側(cè)的low_active和high_active均正常并正常輸出OUT控制信號(hào)；當(dāng)共模噪聲信號(hào)在高側(cè)的PWM信號(hào)高電平和低側(cè)的PWM低電平出現(xiàn)時(shí)，高低側(cè)的Err信號(hào)做出反應(yīng)并分別破壞low_active_H和high_active_L信號(hào)的正常電平狀態(tài)，而不影響low_active_L和high_active_H信號(hào)；同樣，當(dāng)共模噪聲信號(hào)在高側(cè)的PWM信號(hào)高電平和低側(cè)的PWM低電平出現(xiàn)時(shí)，高低側(cè)的Err信號(hào)仍做出反應(yīng)，并不影響low_active_H和high_active_L信號(hào)。如此，再經(jīng)過(guò)圖8的鎖存器Latch1的處理，輸出正?？刂菩盘?hào)OUT，屏蔽了共模噪聲信號(hào)VCM對(duì)正常控制信號(hào)的輸出的影響。

圖11展示了分別以Cadence和ANSYS平臺(tái)為主進(jìn)行混合仿真所得結(jié)果的對(duì)比，圖中比較了單個(gè)IGBT橋高側(cè)和低側(cè)驅(qū)動(dòng)的變壓器電流和解調(diào)后的信號(hào)，所得變壓器峰值驅(qū)動(dòng)電流小于19 mA（Cadence）和18.5 mA（ANSYS），傳輸延遲為6.8 ns（Cadence）和7.1 ns（ANSYS）。

3 結(jié)束語(yǔ)

本文提出了一種適用于磁隔離柵驅(qū)動(dòng)的電流雙極調(diào)制和數(shù)字濾波解調(diào)技術(shù)，進(jìn)一步降低了磁隔離柵驅(qū)動(dòng)的動(dòng)態(tài)功耗，并確保了其50 kV/μs的共模噪聲抑制能力。磁隔離柵驅(qū)動(dòng)采用OOK調(diào)制模式，其變壓器的峰值驅(qū)動(dòng)電流降低至19 mA，為文獻(xiàn)[6]和文獻(xiàn)[2]的32%；傳輸延遲降低為7.1 ns，達(dá)到與脈沖極性編碼相同的水平，表2總結(jié)了相關(guān)性能指標(biāo)的對(duì)比。

參考文獻(xiàn)：

[1] PENG L，WU R，F(xiàn)ANG X，et al.A fully integrated 3D TSV transformer for high-voltage signal transfer applications[J]. ECS Solid State Letters， 2013，2（5）：29-31.

[2] LOMBARDO P，F(xiàn)IORE V，RAGONESE E，et al.A fullyintegrated half-duplex data/power transfer system with up to 40Mb/s data rate， 23mW output power and onchip 5kV galvanic isolation[C].2016 IEEE International Solid-State Circuits Conference （ISSCC）， San Francisco，CA，2016：300-301.

[3] KAERIYAMA S，UCHIDA S，F(xiàn)URUMIYA M. A 2.5kV isolation 35kV/us CMR 250Mbps 0.13mA/Mbps digital isolator in standard CMOS with an on-chip small transformer[C].2010 Symposium on VLSI Circuits，2010：197–198.

[4] LUO Y，F(xiàn)ANG J，ZHANG E，et al.A novel cross-over CMR transformer technology for magnetic isolation gate driver applications[C].2019 31st International Symposium on Power Semiconductor Devices and ICs （ISPSD），Shanghai， China，2019：123-126.

[5] MAUERER M，TüYSüZ A，KOLAR J W.Low-jitter GaN E-HEMT gate driver with high common-mode voltage transient immunity[J].IEEE Transactions on Industrial Electronics，2017，64（11）： 9043-9051.

[6] JAVID M，BURTON R，PTACEK K，et al.CMOS integrated galvanically isolated RF chip-to-chip communication utilizing lateral resonant coupling[C].2017 IEEE Radio Frequency Integrated Circuits Symposium （RFIC）， Honolulu， HI， 2017：252-255.