耿仁寶 丁偉 邵兵

（中國(guó)電子科技集團(tuán)公司第四十三研究所 安徽省合肥市 230088）

1 引言

目前在對(duì)噪聲比較敏感的電子系統(tǒng)中，通常采用輸出噪聲電壓較低的線(xiàn)性電源進(jìn)行供電，但線(xiàn)性電源存在效率低下的缺點(diǎn)。隨著整機(jī)系統(tǒng)的快速發(fā)展，電子系統(tǒng)對(duì)高轉(zhuǎn)換效率和超低輸出紋波的開(kāi)關(guān)電源有著越來(lái)越強(qiáng)烈的使用需求。本文設(shè)計(jì)的高效率、低紋波開(kāi)關(guān)電源同時(shí)具有較高的轉(zhuǎn)換效率和超低輸出電壓紋波這兩種優(yōu)點(diǎn)，為整機(jī)系統(tǒng)提供了高效率、低噪聲、高可靠的二次電源。

2 電路方案設(shè)計(jì)

本文所要完成的電路，主要技術(shù)指標(biāo)要求如表1所示。設(shè)計(jì)采用正激有源箝位技術(shù)，實(shí)現(xiàn)高效率、低紋波的小體積開(kāi)關(guān)電源設(shè)計(jì)。

表1：主要技術(shù)指標(biāo)要求

2.1 正激有源箝位拓?fù)浞治?/h3>

正激有源箝位拓?fù)滠涢_(kāi)關(guān)技術(shù)，相比傳統(tǒng)單端復(fù)位如RCD 箝位、線(xiàn)包復(fù)位和諧振復(fù)位性能要好，有源箝位技術(shù)有很多優(yōu)點(diǎn)。

（1）它不需要附加繞組或有能量損耗的電路進(jìn)行磁復(fù)位；

（2）有源箝位拓?fù)淠軌騼?chǔ)存并利用寄生參數(shù)中的能量，提升效率；

（3）主MOS管電壓應(yīng)力較低且能在零電壓開(kāi)關(guān)，可減少EMI電磁干擾及降低輸出紋波；

（4）有源箝位拓?fù)涞恼伎毡瓤梢源笥?0%，變壓器磁芯的利用率高。

綜合考慮有源箝位拓?fù)湟陨蟽?yōu)點(diǎn)，本文優(yōu)選有源箝位軟開(kāi)關(guān)技術(shù)來(lái)實(shí)現(xiàn)高效率、低噪聲開(kāi)關(guān)電源，在具體應(yīng)用時(shí)通過(guò)參數(shù)優(yōu)化設(shè)計(jì)可獲得較高的整體性能。

2.2 正激有源箝位主要方式

正激有源箝位拓?fù)涓鶕?jù)箝位電路不同，可分為低端箝位和高端箝位，如加在主開(kāi)關(guān)管兩端則是低端箝位，電路如圖1。如箝位電路加在變壓器初級(jí)兩端則是高端箝位，電路如圖2。

從圖1和圖2可以看出，不同的箝位方式電路不一樣，主要影響箝位電容的容值、耐壓及柵極驅(qū)動(dòng)電路，兩種方式的對(duì)比情況如表2所示。

圖1：低端箝位電路圖

圖2：高端箝位電路圖

從表 2可看出，低端箝位與高端箝位這兩種箝位方式的主開(kāi)關(guān)MOS管電壓應(yīng)力、箝位電容電壓相同，高端箝位輔助開(kāi)關(guān)管需采用 N溝道 MOS管，低端箝位需采用的 P溝道 MOS管，但高端箝位輔助開(kāi)關(guān)管為浮地高端驅(qū)動(dòng)，需要另加電路進(jìn)行高端驅(qū)動(dòng)，該驅(qū)動(dòng)電路較復(fù)雜，因此本電路設(shè)計(jì)采用低端箝位方式。

表2：低端與高端箝位對(duì)比表

2.3 低端有源箝位原理

正激低端有源箝位拓?fù)潆娐吩砣鐖D3所示。正激有源箝位變換器拓?fù)渑c傳統(tǒng)的單端正激變換器拓?fù)浠鞠嗤?，有源箝位電路由有源器件主功率MOS管QMAIN（帶反并二極管）、有源箝位P型MOS管QAUX和箝位電容CCL組成，省去了傳統(tǒng)正激變換器的磁恢復(fù)電路。開(kāi)關(guān)管QMAIN和QAUX工作在互補(bǔ)狀態(tài)。為了防止開(kāi)關(guān)管QMAIN和QAUX共態(tài)導(dǎo)通，兩開(kāi)關(guān)管的驅(qū)動(dòng)信號(hào)間需留有一定的死區(qū)時(shí)間，具體電路原理圖詳見(jiàn)圖3所示。

圖3：正激低端有源箝位電路原理圖

主要原理是：當(dāng)主功率MOS管QMAIN導(dǎo)通時(shí)，輸入電壓全部加在變壓器勵(lì)磁電感上，此過(guò)程為功率傳輸階段；當(dāng)輔助開(kāi)關(guān)管QAUX導(dǎo)通時(shí)，箝位電壓加在勵(lì)磁電感上的電壓和 QMAIN開(kāi)通時(shí)相反，這個(gè)階段為變壓器復(fù)位階段；低位箝位的特殊之處是輔助開(kāi)關(guān)管 QAUX，因?yàn)轶w二極管的方向原因，只能放置P溝道MOS管，在QMAIN關(guān)閉，QAUX開(kāi)通期間，需要加入一定的死區(qū)時(shí)間，在死區(qū)時(shí)間內(nèi)，電流仍然留過(guò)輔助MOS的體二極管QAUX或主MOS管QMAIN，此階段為諧振階段，具備零電壓（ZVS）開(kāi)關(guān)的條件。

單端正激有源箝位技術(shù)具有低的開(kāi)關(guān)電壓應(yīng)力，主MOS管電壓被箝位在一定的范圍內(nèi)，與此同時(shí)有源箝位ZVS（零電壓開(kāi)關(guān)）技術(shù)可以有效提高效率以及可以減少開(kāi)關(guān)電源EMI干擾，正激有源箝位電路拓?fù)淇蛇_(dá)到的效率較高、輸出紋波較小，對(duì)于高效率、低紋波、小體積開(kāi)關(guān)電源具有一定的優(yōu)勢(shì)，通過(guò)優(yōu)化參數(shù)設(shè)計(jì)，可達(dá)到較高綜合性能。

3 主要電路參數(shù)設(shè)計(jì)

3.1 變壓器參數(shù)設(shè)計(jì)

對(duì)開(kāi)關(guān)電源來(lái)說(shuō)，變壓器的設(shè)計(jì)是關(guān)鍵部分，也較為復(fù)雜。首先根據(jù)已知參數(shù)確定磁芯材料的類(lèi)型、形狀、體積、繞組的線(xiàn)徑和匝數(shù)，再利用下面的公式（1）可計(jì)算變壓器原邊繞組的匝數(shù)Np為：

再利用下面的公式（2）計(jì)算副邊繞組的匝數(shù)Ns為：

式中：

f—開(kāi)關(guān)頻率(Hz)

Ae—有效磁路面積(mm2)

Vo—輸出電壓(V)

VINmin—輸入電壓最小值(V)

Dmax—脈沖導(dǎo)通最大占空比

Bw—工作磁通密度(T)

通過(guò)上述公式可計(jì)算出變壓器的原、副邊匝數(shù)，然后再根據(jù)實(shí)際試驗(yàn)進(jìn)行具體優(yōu)化。設(shè)計(jì)開(kāi)關(guān)電源頻率f為300kHz，Dmax為0.6，產(chǎn)品選用天通控股公司TPW33-PQ20/7磁芯。通過(guò)以上公式計(jì)算，可得變壓器初級(jí)為4匝，次級(jí)2匝。

3.2 主MOS管參數(shù)設(shè)計(jì)

忽略變壓器漏感，低位箝位關(guān)系可以用變壓器的勵(lì)磁電感伏秒平衡原理來(lái)推導(dǎo)。

由公式（3）可推導(dǎo)出公式（4）如下。

式中：

VIN—輸入電壓(V)

D—PWM脈沖占空比

Vc—箝位電壓(V)

通過(guò)以上公式計(jì)算可得，主MOS管的最大電壓應(yīng)力在57V左右。在實(shí)際電路設(shè)計(jì)中，需保證主MOS管的可靠工作，主MOS管電壓應(yīng)力參數(shù)需要進(jìn)行一定降額，設(shè)計(jì)選用美國(guó)IR公司IRF6662型功率MOS管2只并聯(lián)使用，該器件VDS電壓能力為100V，ID電流能力為8.3A，導(dǎo)通電阻RDS(on)為17.5m?，Qg為15nC，可滿(mǎn)足使用要求。

3.3 有源箝位電容參數(shù)設(shè)計(jì)

有源箝位電路原理圖如圖4所示，為低端有源箝位結(jié)構(gòu)，主要由有源箝位管QAUX，主開(kāi)關(guān)管QMAIN，箝位電容CCL組成。電容C1和二極管D1實(shí)現(xiàn)PWM控制器輸出波形的電平位移來(lái)驅(qū)動(dòng)P溝道的有源箝位管。

圖4：有源箝位電路原理圖

根據(jù)圖4，當(dāng)主開(kāi)關(guān)管開(kāi)通時(shí)，變壓器的激磁電流IMAG+為：

當(dāng)開(kāi)關(guān)管關(guān)斷時(shí)，變壓器的激磁電流IMAG-為：

等式（5）和（6）中，LMAG為變壓器的激磁電感，D為占空比，T為開(kāi)關(guān)電源周期。

當(dāng)電路平衡時(shí)，變壓器的正負(fù)激磁電流應(yīng)相等，即IMAG+=IMAG-，所以當(dāng)主開(kāi)關(guān)管關(guān)斷時(shí)，箝位電容電壓VCL為：

公式（7）是假設(shè)箝位電容上的電壓為恒定值，實(shí)際上箝位電容CCL和激磁電感LMAG構(gòu)成LC諧振電路，假設(shè)LC諧振電路的振蕩周期遠(yuǎn)遠(yuǎn)大于關(guān)斷時(shí)間toff_max，即：

為了計(jì)算出箝位電容，假設(shè)LC諧振電路的振蕩周期大于10倍的關(guān)斷時(shí)間，那箝位電容可計(jì)算為：

通過(guò)公式（7）計(jì)算，再考慮一定的降額，設(shè)計(jì)選用耐壓為100V的片式瓷介電容CT41G-1210-X7R-100V-0.22μF-K(N)，2只并聯(lián)使用。

3.4 輸出電感參數(shù)設(shè)計(jì)

開(kāi)關(guān)電源中輸出濾波電路的主要作用是將輸出整流級(jí)的直流脈沖電壓轉(zhuǎn)換成直流電壓，濾波電路中的L和C取值越大，越有利于減小電路的紋波。

設(shè)計(jì)電感紋波電流的峰峰值為輸出電流的10%，依據(jù)公式（10）可計(jì)算輸出電感值。

中：VO—輸出電壓(V)

IO—輸出電流(A)

Dmin—最小占空比

f—開(kāi)關(guān)頻率(Hz)

當(dāng)輸出電感取大時(shí)，輸出電感的紋波電流會(huì)變小，整流管的開(kāi)關(guān)損耗也會(huì)減小，電源輸出紋波也會(huì)小，但在實(shí)際電路設(shè)計(jì)中，輸出電感一般受體積和成本的限制，取太大也不實(shí)際。此外，輸出電感和輸出電容還和整個(gè)電源模塊的閉環(huán)穩(wěn)定性有關(guān)，太大的輸出電感于系統(tǒng)的動(dòng)態(tài)性能也不利。產(chǎn)品實(shí)際選用天通控股公司TPW33-ER18/6-A100磁芯，通過(guò)計(jì)算可得電感量約為3.6uH，取6匝。

3.5 輸出電容參數(shù)設(shè)計(jì)

輸出電容的設(shè)計(jì)一般由輸出電壓紋波峰峰值?VO來(lái)確定，如?VO選小時(shí)，也就意味著需要更大的輸出電容，具體值可根據(jù)公式（11）來(lái)計(jì)算，最小輸出電容值取決于輸出紋波電壓?VO值具體設(shè)計(jì)公式如下。

式中：?VO—輸出電壓峰峰值(V)

?ILO—輸出電流峰峰值(A)

f—開(kāi)關(guān)頻率(Hz)

公式（11）式計(jì)算的輸出電容值為理論計(jì)算值，同時(shí)還應(yīng)考慮輸出電容的ESR情況，取?VO為10mV，經(jīng)計(jì)算，實(shí)際輸出電容取為1800μF，采用多種電容器進(jìn)行并聯(lián)。

3.6 同步整流設(shè)計(jì)

為提高效率降低損耗，采用同步整流技術(shù)已成為低電壓、大電流輸出開(kāi)關(guān)電源的一種必然手段，采用同步整流MOS管的導(dǎo)通電阻和直流壓降相比于傳統(tǒng)的肖特基二極管都會(huì)大大降低，整流損耗會(huì)顯著減小，次級(jí)同步整流電路原理如圖5所示。

圖5：次級(jí)同步整流電路原理圖

對(duì)于一個(gè)5.5V/8A輸出的開(kāi)關(guān)電源，傳統(tǒng)的肖特基二極管整流電路壓降大于0.4V，而采用同步整流技術(shù)時(shí)，如選用耐壓30V的同步整流MOS管，該MOS管導(dǎo)通電阻RDS(on)僅1.3mΩ，相應(yīng)同步整流MOS管的直流壓降僅為0.0104V，整流損耗會(huì)得到顯著降低。

產(chǎn)品實(shí)際選用美國(guó)IR公司N型功率MOS管IRF6726MPBF，2只并聯(lián)使用。該MOS管VDS電壓能力為30V，ID電流能力為32A，導(dǎo)通電阻RDS(on)為1.3m?，Qg為51nC。

4 樣品達(dá)到的性能

根據(jù)參數(shù)計(jì)算進(jìn)行實(shí)際產(chǎn)品調(diào)試，設(shè)計(jì)的樣品經(jīng)測(cè)試，各項(xiàng)性能良好，開(kāi)關(guān)電源主MOS管在不同輸入電壓條件下的漏極波形詳見(jiàn)圖6、圖7、圖8所示。

圖6：主MOS管漏極電壓波形圖1

圖7：主MOS管漏極電壓波形圖2

圖8：主MOS管漏極電壓波形圖3

圖6為VIN=28V，Io=8A時(shí)主MOS管漏極波形，漏極電壓約為51V，波形清晰無(wú)尖峰。

圖7為VIN=20V，Io=8A時(shí)主MOS管漏極波形，漏極電壓約為53V，波形清晰無(wú)尖峰。

圖8為VIN=40V，Io=8A時(shí)主MOS管漏極波形，漏極電壓約為59V，波形清晰無(wú)尖峰。

輸出電壓紋波波形如圖9所示，測(cè)試條件為VIN=28V，Io=8A，帶寬20 MHz，不外加測(cè)試電容測(cè)試，從紋波測(cè)試波形可以看出，輸出紋波幅值很小。

圖9：輸出電壓紋波圖

樣品實(shí)測(cè)指標(biāo)詳見(jiàn)表3。

表3：主要技術(shù)指標(biāo)達(dá)到水平

從表3可以看出，該開(kāi)關(guān)電源主要技術(shù)指標(biāo)性能良好，滿(mǎn)足技術(shù)指標(biāo)要求，具有效率高、紋波小的顯著特點(diǎn)。

5 結(jié)論

本文介紹了一種基于正激有源箝位技術(shù)的高效率、低紋波開(kāi)關(guān)電源設(shè)計(jì)，該開(kāi)關(guān)電源模塊采用正激低端有源箝位技術(shù)，通過(guò)電路拓?fù)浞桨冈O(shè)計(jì)、變壓器設(shè)計(jì)、元器件參數(shù)優(yōu)化設(shè)計(jì)等，實(shí)現(xiàn)了開(kāi)關(guān)電源的高效率、低紋波、高可靠設(shè)計(jì)。