陳超　豆海利　馮源

【摘要】 ? ?本文提出了一種總線通信模塊設計方案，該模塊基于國產芯片設計，實現(xiàn)了1394總線的RN功能。模塊集成了兩路1394總線，在不增加總線調度復雜度的同時，提高通信可靠性。經過項目使用表明，模塊功能、性能可靠，功耗低，實用性好，對機載網絡發(fā)展有重要意義。

【關鍵字】 ? ?1394總線 ? ?RN

引言：

隨著航空電子技術的發(fā)展，早期的1553B總線由于傳輸速率過慢已經難以滿足要求，這時以IEEE 1394B總線為代表的新一代串行總線迅速發(fā)展[1]。它是一種高速串行總線，傳輸速率最大可以達到400Mbps，最初在消費電子領域應用廣泛，具有高帶寬、低成本、支持熱插拔等特點。為適應1394B總線在航空領域的應用，SAE對IEEE 1394B協(xié)議進行了改進，提高了1394總線的可靠性和確定性，使其逐漸廣泛應用于航空、航天以及工業(yè)控制領域中。

本文設計的總線通信模塊基于國產化芯片，該模塊上集成了兩路1394，可以同時進行兩路1394通信?？偩€通信模塊已經在某型機電系統(tǒng)中得到了應用，體現(xiàn)了良好的可靠性和可適應性等特點。

一、模塊設計

總線通信模塊適配于某型飛機機電系統(tǒng)內的各子系統(tǒng)設備，提供子系統(tǒng)之間1394B總線通信功能、時間同步功能、溫度傳感器數據采集及傳輸等功能。該模塊具備兩套完全獨立的1394B總線通信能力，主機接口端可通過設置驅動軟件參數中的總線通道號來區(qū)分這兩路通道。

總線通信模塊基于國產芯片進行設計，能夠適應機載條件下的各種惡劣環(huán)境，按戰(zhàn)術指標可靠穩(wěn)定的工作，具備體積小、重量輕、可靠性高、可維修性好等特點。該模塊具有兩路完全獨立的1394B通信電路，電源、FPGA、數據鏈路層及物理層電路等均相互獨立，除此之外總線通信模塊還提供溫度采集功能，主機可以通過驅動接口獲取溫度傳感器的物理參量。

1.1硬件設計

總線通信模塊采用的硬件架構由一塊基板以及兩塊子卡組成。兩塊子卡的結構和功能完全相同，分別實現(xiàn)一路1394B總線通信功能。兩塊子卡通過板間連接器插在基板上，基板通過VPX連接器與主機連接。

兩塊子卡的硬件組成及其結構完全相同，每個子卡由FPGA及其配置芯片、鏈路層芯片（LLC）、物理層芯片（PHY）、耦合變壓器、測溫電路、復位電路、時鐘電路、電源電路以及其它輔助電路組成。

1.1.1電源電路

電源電路主要分為外部電源供電和電壓轉換電路兩種。外部電源供電采用兩路獨立的+5V直流電供電，從主機載板引入。為防止電源抖動，提高轉換效率，減少功耗，電壓轉換使用四路4A的寬電壓輸入開關型芯片來實現(xiàn)以上的電源變換。

根據對各檔電源工作電流的估算，在DC-DC電源芯片的輸出端進行了最大電流的分配。3.3V電源通過1路VOUT實現(xiàn)最大4A的輸出電流;1.0V是FPGA的內核供電，通過2路VOUT并聯(lián)實現(xiàn)最大8A的輸出電流;FPGA_1.8V通過1路VOUT實現(xiàn)最大4A的輸出電流。為了滿足上電順序要求，利用DC-DC芯片的電源輸出狀態(tài)指示管腳PGOODX、輸入端的電源變換啟動控制管腳RUNX來實現(xiàn)上電順序的控制，最終的上電順序為1.0V，1.8V，3.3V。

1.1.2時鐘電路

總線通信模塊中需要用到時鐘的電路包括FPGA電路和物理層電路。其中，F(xiàn)PGA電路使用的時鐘為50MHz，包括FPGA的邏輯加載時鐘50MHz，以及FPGA的系統(tǒng)工作時鐘50MHz。晶振選用的是基準頻率為50M的國產晶振，該型號晶振體積小，可靠性高，抗振動能力強。時鐘電源部分采用濾波電路設計，減少外界環(huán)境對時鐘信號的干擾。

1.1.3配置電路

配置電路由兩片F(xiàn)LASH芯片組成，它的作用主要是存儲BCM模塊的FPGA邏輯代碼以及BCM模塊的配置表內容。在模塊上電后將存儲的數據加載到FPGA芯片中?？偩€通信模塊使用的是國產的非易失性串行Nor Flash存儲器，容量為128M。該芯片支持SPI接口，它可以選擇1線、2線以及4線傳輸模式，為提高傳輸速度，本設計中選擇4線傳輸模式。

1.1.4復位電路

BCM模塊的復位包括上電復位和主機復位兩種方式，上電復位通過專用的復位芯片來實現(xiàn)。當系統(tǒng)上電后，F(xiàn)PGA將Flash芯片內的程序自動加載到FPGA中，當程序完成加載后，F(xiàn)PGA的DONE引腳會產生一個高電平信號表明加載已經完成。將DONE信號作為復位芯片的輸入，在輸入信號電平由低變高后，復位芯片會輸出一個低電平信號，通過該信號來對系統(tǒng)進行復位。

另一種復位方式是主機端復位，總線通信模塊在主機側留有一個復位信號接口，主機輸入復位信號可對FPGA內的邏輯進行復位，但是無法對物理層和鏈路層芯片復位，以免影響系統(tǒng)總線的正常工作。

1.1.5主機接口電路

主機接口兼容標準的PCIe接口和異步總線接口兩種接口，用戶可以根據需求選擇其中任意一種。國產的FPGA中集成了PCIe電路，只需調用PCIe硬核就可以方便的實現(xiàn)PCIe接口通信;異步接口電路包括16條地址線，19條數據線和條控制線，主機可通過這些總線對FPGA中的各個存儲區(qū)進行訪問并進行寄存器配置，主機通過VPX連接器訪問基板板卡資源并與板卡進行數據交互。

1.1.6 FPGA電路

FPGA實現(xiàn)的功能是實現(xiàn)SAE AS5643協(xié)議以及PCIe通信。傳統(tǒng)的1394總線起源于消費電子領域，系統(tǒng)的魯棒性和確定性較差，SAE AS5643協(xié)議為了適應1394總線應用在航空領域建立了新的航空總線標準。它在1394B總線的基礎上對協(xié)議做了改進，提高了總線的可靠性和確定性。同時由于FPGA可并行處理且具有較高的時間精度，因此選擇使用FPGA來進行AS5643協(xié)議解析，提高了系統(tǒng)的運行效率。PCIe通信功能則通過FPGA的硬核來實現(xiàn)。

1.1.7鏈路層和物理層電路

鏈路層實現(xiàn)的是數據包的收發(fā)以及校驗等功能，它通過專用的芯片來實現(xiàn)。本設計中，鏈路層芯片一端通過地址線、數據線以及控制線與FPGA連接，另一端與物理層芯片連接，將鏈路層信號轉化為鏈路層與物理層的接口信號。

物理層電路主要完成的是將接收到的鏈路層數據轉化為協(xié)議規(guī)定的物理信號，并提供總線仲裁和數據轉發(fā)等功能。物理層功能通過專用的芯片實現(xiàn)，物理層芯片共提供三個端口，在每個端口處均設計了濾波電路，以此保證信號質量，實現(xiàn)阻抗匹配。在1394B物理層芯片端口和模塊連接器之間選用1394B專用的變壓器實現(xiàn)隔離耦合，保證總線的信號品質，增強傳輸距離。

1.2軟件設計

1394總線通信軟件是提供給飛機機電設備主機使用的總線通信模塊的驅動軟件。該軟件作為子系統(tǒng)主機軟件的一個組成部分，固化在子系統(tǒng)主機的Flash中，運行于子系統(tǒng)主機的處理器上。

各飛機管理總線上各個RN節(jié)點的應用軟件均都能夠通過該軟件所提供的一組滿足標準API接口，控制機電1394節(jié)點完成數據收發(fā)和狀態(tài)監(jiān)控功能。軟件結構如圖2所示，包括系統(tǒng)控制模塊、系統(tǒng)配置模塊、消息控制模塊和通用控制模塊四部分。

二、測試驗證

測試使用1394接口仿真卡進行驗證，1394接口仿真卡可以模擬CC或RN進行仿真測試。在該試驗環(huán)境中仿真卡作為CC向總線通信模塊發(fā)送STOF包和異步流包，同時可以對總線通信模塊發(fā)送的數據進行監(jiān)控。測試環(huán)境組成如圖3所示：

直流電源提供+5V電壓，用于總線通信模塊和CPU正常工作。

CPU和總線通信模塊通過異步總線或者PCIe總線連接，總線通信模塊通過專用的辮接線纜連接到1394仿真卡上，在該環(huán)境下可以完成對總線通信模塊的測試。

在該環(huán)境下主要進行1394B信號端口測試、PHY寄存器讀寫測試、LLC寄存器讀寫測試、通信測試、功耗測試等。測試結果如表1所示，總線通信模塊的功能和性能均滿足要求。

三、結束語

本文基于國產化芯片設計的總線通信模塊，支持雙路1394B工作，具有成本低、可靠性高、主機占用率低等特點，已成功應用于某型飛機機電管理系統(tǒng)中，具有良好的實用價值。

參 ?考 ?文 ?獻

[1]馮源，史巖，徐文杰，等.基于PCI Express的雙路IEEE 1394b接口卡的設計與實現(xiàn)[J].現(xiàn)代電子技術，2015，38（12）：33-38.

[2]范祥輝，閆海明，史巖，吳嬌.基于PCIe總線的雙路1394B接口模塊設計與實現(xiàn)[J].計算機測量與控制，2016，24（8）：165-167.

[3]王宣明，田澤，魏艷艷，牛少平，徐文進.SAE ?AS5643協(xié)議分析及設計實現(xiàn)[J].計算機技術與發(fā)展，2015，25（7）：213?220.

[4]張大樸，王曉，張大為，等.IEEE 1394協(xié)議及接口設計[M].西安：西安電子科技大學出版社，2004.