文 譯，陳致宇，鄧小川,2，柏 松，李 軒,2，張 波

(1. 電子科技大學(xué)電子科學(xué)與工程學(xué)院 成都 610054；2. 電子科技大學(xué)廣東電子工程信息研究院 廣東 東莞 523808；3. 南京電子器件研究所寬禁帶半導(dǎo)體電力電子器件國(guó)家重點(diǎn)實(shí)驗(yàn)室 南京 210016)

2020年3月4日，我國(guó)政府提出加快5G網(wǎng)絡(luò)、特高壓、大數(shù)據(jù)中心、城際高速鐵路和城市軌道交通、新能源汽車(chē)充電樁、人工智能、工業(yè)互聯(lián)網(wǎng)等新型基礎(chǔ)設(shè)施建設(shè)進(jìn)度[1]，簡(jiǎn)稱“新基建”。新基建本質(zhì)上是信息數(shù)字化的基礎(chǔ)設(shè)施建設(shè)，這些設(shè)施都需要應(yīng)用大量功率半導(dǎo)體器件和設(shè)備，尤其是在智能電網(wǎng)、高速動(dòng)車(chē)牽引、工業(yè)級(jí)電源、艦載武器等領(lǐng)域，需要功率更大、速度更快、功能更豐富、效率更高的功率半導(dǎo)體器件。盡管體硅基或者基于絕緣襯底上的硅功率器件目前仍然是功率器件市場(chǎng)的主力軍[2]，但由于材料特性的限制，硅功率器件在耐壓、工作頻率以及轉(zhuǎn)換效率等方面已經(jīng)逼近器件性能極限，往大功率、高頻化發(fā)展的局限性越來(lái)越顯現(xiàn)。碳化硅(SiC)半導(dǎo)體材料以其高臨界擊穿電場(chǎng)、高熱導(dǎo)率以及高飽和電子漂移率等優(yōu)勢(shì)，在超高壓大功率電力電子應(yīng)用領(lǐng)域表現(xiàn)出很大潛力。縱觀國(guó)內(nèi)外整個(gè)產(chǎn)業(yè)，商業(yè)化的SiC功率器件額定電壓等級(jí)目前仍集中在650～3 300 V中高壓領(lǐng)域，類(lèi)型包括二極管和MOSFET等。盡管Si器件通過(guò)串聯(lián)形式可以將模塊電壓做到10 kV以上，但是元器件數(shù)量眾多，系統(tǒng)結(jié)構(gòu)繁雜，寄生效應(yīng)多。10 kV碳化硅器件無(wú)需復(fù)雜的串并聯(lián)結(jié)構(gòu)，減少了系統(tǒng)元器件數(shù)目，簡(jiǎn)化了電路拓?fù)浣Y(jié)構(gòu)，提高了電能轉(zhuǎn)換效率。目前10 kV以上的超高壓功率器件，仍處于研發(fā)試制階段。2004年，文獻(xiàn)[3]在110 μm/6×1014cm-3的4H-SiC外延襯底上設(shè)計(jì)并制備出世界第一個(gè)超高壓10 kV SiC MOSFET，常溫下器件的比導(dǎo)通電阻為236 mΩ·cm2@VGS=25 V，閾值電壓為10 V，泄漏電流為70 μA@VDS=10 kV。2011年，美國(guó)Cree公司、Powerex公司、GE公司和美國(guó)NIST聯(lián)合基于4英寸的120 μm/6×1014cm-3的4H-SiC外延襯底上研制出10 kV SiC MOSFET用于功率為1 MW的固態(tài)變電站[4]，該芯片面積為8.1 mm×8.1 mm，比導(dǎo)通電阻為123 mΩ·cm2，閾值電壓為3 V。當(dāng)漏源電壓為4 V，該MOSFET獲得導(dǎo)通電流為10A@VGS=20 V。2017年，日本先進(jìn)功率電子研究中心在150 μm/6.7×1014cm-3的4HSiC外延襯底上研制出一種在JFET區(qū)具有逆向摻雜分布的13.1 kV的超高壓SiC MOSFET[5]，其漏電流為10 μA/cm2，芯片面積為5 mm×5 mm。室溫下，該器件比導(dǎo)通電阻為169 mΩ·cm2@VGS=20 V，VDS=1 V。對(duì)于10 kV量級(jí)的功率MOSFET，當(dāng)器件處于第三象限工作時(shí)，由于MOSFET的體二極管存在，第三象限的開(kāi)啟電壓一般會(huì)高于2.5 V，導(dǎo)致器件第三象限導(dǎo)通時(shí)的損耗加大。為了解決這個(gè)問(wèn)題，行業(yè)內(nèi)開(kāi)始研究集成二極管的MOSFET，目前多數(shù)采用的是單片集成MOSFET和結(jié)勢(shì)壘肖特基二極管(JBS)或肖特基勢(shì)壘二極管(SBD)[6-7]。然而，肖特基接觸會(huì)導(dǎo)致反向泄漏電流的增加和高溫性能的下降[8]。

本文提出了一種集成低勢(shì)壘二極管的10 kV SiC MOSFET器件新結(jié)構(gòu)(low barrier diode-MOSFET,LBD-MOSFET)。通過(guò)二維TCAD仿真工具Silvaco進(jìn)行設(shè)計(jì)和研究，器件擊穿電壓為13.5 kV。在第三象限工作時(shí)，低的電子勢(shì)壘使LBD以更低的源漏電壓開(kāi)啟，避免了體二極管開(kāi)啟導(dǎo)致的雙極退化效應(yīng)。傳統(tǒng)平面型10 kV SiC MOSFET第三象限的開(kāi)啟電壓為2.5 V，而LBD-MOSFET的開(kāi)啟電壓僅1.3 V，相比降低了48%，可有效降低器件第三象限導(dǎo)通損耗。LBD-MOSFET的柵漏交疊面積相比傳統(tǒng)平面型結(jié)構(gòu)有所減小，可有效降低器件的柵漏電容，從而降低器件開(kāi)關(guān)損耗。

1 LBD-MOSFET機(jī)理研究

1.1 第三象限靜態(tài)特性

圖1為常規(guī)平面型SiC MOSFET結(jié)構(gòu)示意圖，由P+區(qū)、P_base區(qū)和N-漂移區(qū)形成寄生體PiN二極管。當(dāng)SiC MOSFET在第三象限工作時(shí)，電流從MOSFET的源端經(jīng)過(guò)體二極管P+PN-流向漏端。由于SiC寬禁帶、低本征載流子的特性，其體二極管開(kāi)啟電壓遠(yuǎn)大于Si MOSFET，導(dǎo)致SiC MOSFET在第三象限的導(dǎo)通損耗比Si MOSFET更高?；矫嫖诲e(cuò)(BPD)是SiC晶圓普遍存在的缺陷，當(dāng)傳統(tǒng)SiC MOSFET在第三象限工作，作為雙極型器件的體二極管P+PN-導(dǎo)通，電子和空穴的復(fù)合釋放的能量導(dǎo)致堆垛層錯(cuò)在BPD處蔓延[9-11]，這種現(xiàn)象就是雙極退化效應(yīng)。雙極退化效應(yīng)導(dǎo)致SiC MOSFET的導(dǎo)通電阻增大，體二極管P+PN-的開(kāi)啟電壓增大，SiC MOSFET第三象限的導(dǎo)通損耗增加，器件反向漏電流也會(huì)增加。

圖1 SiC MOSFET的體二極管示意圖

1.2 工作機(jī)理

為了解決傳統(tǒng)SiC MOSFET第三象限開(kāi)啟電壓高，避免雙極退化效應(yīng)，本文提出10 kV SiC LBD-MOSFET，其截面結(jié)構(gòu)如圖2所示。N_well上方的多晶硅與源極短接，簡(jiǎn)稱為S-Gate。引入N_well可以降低第三象限開(kāi)啟電壓。N_well在N_well/P_base結(jié)的內(nèi)建電勢(shì)作用下完全耗盡，表現(xiàn)為常關(guān)型特性。導(dǎo)通狀態(tài)，LBD-MOSFET由左側(cè)P_base反型單溝道導(dǎo)通，雖然犧牲了一側(cè)導(dǎo)電溝道，但仍有效利用了JFET區(qū)和漂移區(qū)的導(dǎo)電通路。反向阻斷狀態(tài)，器件仍主要由N-drift區(qū)承擔(dān)阻斷電壓VDS。當(dāng)器件工作在第三象限，隨著VSD增大，電子在N_well表面積累，形成溝道，電流ISD的路徑是從N+經(jīng)過(guò)N_well、JFET區(qū)流向漏極。因此集成的LBD可以降低第三象限開(kāi)啟電壓，消除雙極退化效應(yīng)。

圖2 10 kV SiC LBD-MOSFET截面示意圖

圖3標(biāo)出了SiC LBD-MOSFET在不同源漏電壓下，導(dǎo)帶能級(jí)(EC)沿SiO2/SiC表面的分布。縱坐標(biāo)“0”是費(fèi)米能級(jí)的位置，當(dāng)源漏電壓為0時(shí)，N+區(qū)作為重?fù)诫s區(qū)域，其導(dǎo)帶位置低，趨近于零，而JFET區(qū)摻雜輕，其導(dǎo)帶位置相比N+區(qū)更高。LBD的勢(shì)壘高度隨著VSD增加而降低，而低的電子勢(shì)壘會(huì)使LBD以更低的源漏電壓開(kāi)啟，當(dāng)?shù)谌笙轛DS達(dá)到-1.3 V時(shí)，LBD的勢(shì)壘消失，單極型傳導(dǎo)開(kāi)始。

圖3 導(dǎo)帶能級(jí)EC沿SiO2/SiC表面的分布

基于泊松方程，LBD勢(shì)壘高度的一維表達(dá)式為：

式中，VLBD是勢(shì)壘高度； φSi|SiC和χSi|SiC分別是Si和SiC的功函數(shù)之差和電子親和能之差；NNwell和tN分別是N_well區(qū)的濃度和厚度；q是單位電子電荷；εox和εSiC分別是SiO2和SiC的介電常數(shù)。SiC LBD-MOSFET相比平面型SiC MOSFET，具有不同的第三象限開(kāi)啟機(jī)制。新結(jié)構(gòu)利用集成的低勢(shì)壘二極管抑制了體二極管的開(kāi)啟，進(jìn)而避免了體二極管開(kāi)啟導(dǎo)致的雙極退化效應(yīng)。因此，SiC LBDMOSFET的第三象限特性可獲得較大提升。

2 結(jié)果與分析

2.1 LBD-MOSFET特性

本文設(shè)計(jì)的10 kV LBD-MOSFET結(jié)構(gòu)參數(shù)如下：N_well濃度為5×1016cm-3；N_well厚度tN=0.2 μm；N_well長(zhǎng)度LN=0.5 μm；柵氧化層厚度tox=60 nm；JFET寬度WJFET=2.2 μm。作為比較的傳統(tǒng)MOSFET，其結(jié)構(gòu)參數(shù)與LBD-MOSFET一致。兩種結(jié)構(gòu)的第三象限特性對(duì)比如圖4所示。LBDMOSFET由于低的電子勢(shì)壘而提前導(dǎo)通，從而抑制體二極管開(kāi)啟，擁有更優(yōu)的第三象限特性。LBD-MOSFET的第三象限開(kāi)啟電壓Von為1.3 V，相比傳統(tǒng)平面型MOSFET的開(kāi)啟電壓Von為2.5 V，下降了48%，可以有效降低器件在第三象限的導(dǎo)通損耗。

圖4 第三象限特性對(duì)比

LBD-MOSFET與傳統(tǒng)MOSFET的電容特性對(duì)比如圖5所示。由于LBD-MOSFET的柵漏兩極交疊面積更小，對(duì)應(yīng)柵漏電容Cgd明顯小于平面型MOSFET。當(dāng)VDS=5 kV時(shí)，傳統(tǒng)平面型MOSFET的柵漏電容Cgd為5.2 pF/cm2，LBD-MOSFET的Cgd為1.0 pF/cm2，降低了81%。傳統(tǒng)平面型的高頻優(yōu)值(Ron×Cgd)為806 mΩ·pF，LBD-MOSFET的高頻優(yōu)值為194 mΩ·pF，降低了76%，因此LBDMOSFET更適用于高頻應(yīng)用。

圖5 柵漏電容對(duì)比

LBD-MOSFET和傳統(tǒng)平面型MOSFET的開(kāi)關(guān)波形如圖6所示。傳統(tǒng)平面型MOSFET的開(kāi)啟損耗為0.81 mJ，LBD-MOSFET的開(kāi)啟損耗為0.27 mJ，相比降低了66.7%。傳統(tǒng)平面型MOSFET的關(guān)斷損耗為1.09 mJ，LBD-MOSFET的關(guān)斷損耗為0.90 mJ，相比降低了17.4%。

圖6 開(kāi)關(guān)特性對(duì)比

LBD-MOSFET與傳統(tǒng)MOSFET的擊穿電壓和正向?qū)ㄌ匦詫?duì)比如圖7所示。LBD-MOSFET擊穿電壓為13.5 kV，達(dá)到傳統(tǒng)平面型SiC MOSFET擊穿電壓的96%，達(dá)到理論平行平面結(jié)構(gòu)的95.7%。由于缺少一個(gè)正向?qū)系?，因此LBD-MOSFET的正向特性略差于平面型MOSFET。器件雖然犧牲了一側(cè)導(dǎo)電溝道，但仍有效利用了JFET區(qū)和漂移區(qū)的導(dǎo)電通路，因此在線性區(qū)，VGS=20 V，VDS=3 V，LBD-MOSFET比導(dǎo)通電阻Ron,sp=194 mΩ·cm2，是傳統(tǒng)MOSFET比導(dǎo)通電阻155 mΩ·cm2的1.25倍。

圖7 正向?qū)ㄌ匦詫?duì)比

2.2 N_well的設(shè)計(jì)研究

N_well濃度越低，器件阻斷時(shí)，N_well區(qū)越容易在N_well/P_base內(nèi)建電勢(shì)作用下發(fā)生耗盡，N_well區(qū)沒(méi)有電子溝道形成，有助于提升器件第一象限的阻斷能力。但是N_well濃度降低，會(huì)造成LBD的勢(shì)壘升高，導(dǎo)致N_well表面形成積累電子層所需的源漏電壓增大，造成第三象限導(dǎo)通損耗增加。因此，N_well濃度需要進(jìn)行折中優(yōu)化。不同N_well濃度下器件的擊穿特性和第三象限特性分別如圖8a和圖8b所示。隨著N_well濃度的增加，器件的阻斷特性迅速退化，當(dāng)濃度高于7×1016cm-3后，N_well在PN結(jié)內(nèi)建電勢(shì)作用下無(wú)法全耗盡，存在電子溝道，器件無(wú)法阻斷。設(shè)定ISD=0.1 A/cm2對(duì)應(yīng)第三象限開(kāi)啟，當(dāng)N_well濃度從1×1016cm-3增加到9×1016cm-3，與之對(duì)應(yīng)的第三象限開(kāi)啟電壓分別為1.95、1.60、1.30、1.14、0.86 V。N_well濃度越大，器件第三象限開(kāi)啟電壓降低，終其原因是N_well勢(shì)壘降低。器件結(jié)構(gòu)基本參數(shù)如下：漂移區(qū)厚度為100 μm，漂移區(qū)摻雜濃度為5×1014cm-3，JFET區(qū)寬度為2.2 μm，JFET濃度為2×1016cm-3，溝道長(zhǎng)度為0.5 μm，P_base濃度為2.1×1018cm-3，P_base深度為1.5 μm。

圖8 N_well濃度對(duì)器件影響

N_well厚度tN如果太大，N_well在PN結(jié)內(nèi)建電勢(shì)作用下可能發(fā)生不完全耗盡。器件處于阻斷狀態(tài)時(shí)，在靠近SiC/SiO2表面仍有可動(dòng)電子，造成器件阻斷時(shí)N_well發(fā)生漏電流，器件提前擊穿。當(dāng)器件工作在第三象限，根據(jù)式(1)的分析，tN越大，LBD的勢(shì)壘降低，導(dǎo)致第三象限開(kāi)啟電壓降低，進(jìn)而減小器件在第三象限的導(dǎo)通損耗。因此N_well厚度需要折中考慮。不同N_well厚度tN對(duì)器件阻斷特性和第三象限特性分別如圖9a和圖9b，其中N_well濃度為5×1016cm-3。當(dāng)tN=0.1 μm或0.2 μm，擊穿電壓達(dá)到13.5 kV，當(dāng)tN=0.3 μm，擊穿電壓退化為9.6 kV，當(dāng)tN高于0.4 μm，N_well在器件阻斷態(tài)時(shí)無(wú)法完全耗盡，在N_well表面存在電子溝道，器件阻斷能力失效?？紤]有效擊穿電壓，當(dāng)tN從0.1 μm增加到0.3 μm，與之對(duì)應(yīng)的第三象限開(kāi)啟電壓分別為1.72、1.30、0.98 V。

圖9 tN對(duì)器件影響

式(1)從一維上對(duì)LBD勢(shì)壘進(jìn)行了描述，實(shí)際上，N_well長(zhǎng)度也會(huì)對(duì)集成二極管的勢(shì)壘高度有影響。N_well長(zhǎng)度LN對(duì)LBD-MOSFET的擊穿特性和第三象限特性影響如圖10a和圖10b所示，其中N_well濃度為5×1016cm-3。N_well基于橫向尺寸LN對(duì)器件的性能影響相對(duì)縱向尺寸較小。擊穿特性方面，當(dāng)LN=0.1 μm，擊穿電壓低于9.2 kV，LN=0.3 μm，擊穿電壓增加到13.3 kV，當(dāng)LN≥0.4 μm，擊穿電壓維持在13.5 kV?？紤]到有效擊穿電壓，當(dāng)LN從0.3 μm增加到0.6 μm，與之對(duì)應(yīng)的第三象限開(kāi)啟電壓分別為0.91、0.92、1.30、1.73 V。

圖10 LN對(duì)器件影響

2.3 tox的設(shè)計(jì)研究

不同柵氧厚度tox對(duì)應(yīng)LBD-MOSFET的閾值電壓如圖11所示。LBD-MOSFET的N_well在正向?qū)〞r(shí)N_well全耗盡，正向電流通過(guò)P_base溝道流經(jīng)JFET區(qū)，閾值電壓與傳統(tǒng)MOSFET幾乎一致，當(dāng)tox低于60 nm，閾值電壓Vth均低于5 V，考慮到器件容易受環(huán)境干擾導(dǎo)致誤開(kāi)啟，tox=60 μm對(duì)應(yīng)閾值電壓Vth=5.5 V較合適。

圖11 tox對(duì)器件閾值電壓影響

tox降低將伴隨柵氧化層電場(chǎng)的增加，當(dāng)tox低于60 nm時(shí)，阻斷狀態(tài)下S-Gate下氧化層電場(chǎng)已經(jīng)超過(guò)3 MV/cm，長(zhǎng)期工作可能帶來(lái)柵氧可靠性問(wèn)題。不同tox對(duì)應(yīng)器件柵氧化層中的電場(chǎng)分布如圖12所示。

圖12 tox對(duì)器件柵氧電場(chǎng)影響

若tox過(guò)大，器件在第三象限時(shí)LBD的導(dǎo)通電壓大，造成第三象限通損耗增大；若tox過(guò)小，除了引起柵氧電場(chǎng)過(guò)大導(dǎo)致可靠性問(wèn)題外，根據(jù)LBD勢(shì)壘高度式(1)可知，LBD勢(shì)壘將減小，在器件導(dǎo)通時(shí)，N_well可能耗盡不充分，在N_well處發(fā)生漏電。tox對(duì)于器件第三象限特性影響如圖13所示。設(shè)定ISD=0.1 A/cm2對(duì)應(yīng)第三象限開(kāi)啟，當(dāng)tox從20 nm增加到100 nm，與之對(duì)應(yīng)的第三象限開(kāi)啟電壓分別為0.63、1.06、1.30、1.46、1.52 V。

圖13 tox對(duì)器件第三象限特性

3 結(jié) 束 語(yǔ)

本文提出一種集成低勢(shì)壘二極管的10 kV LBD-MOSFET新結(jié)構(gòu)，通過(guò)形成一個(gè)低勢(shì)壘二極管(LBD)，降低器件第三象限的開(kāi)啟電壓，從而有效避免體二極管開(kāi)啟所導(dǎo)致的雙極退化效應(yīng)。LBD-MOSFET擊穿電壓為13.5 kV，在第三象限工作時(shí)，開(kāi)啟電壓為1.3 V，相比傳統(tǒng)平面型SiC MOSFET 2.5 V的開(kāi)啟電壓，降低了48%，可有效降低器件第三象限導(dǎo)通損耗。同時(shí)，LBD-MOSFET的柵漏電容Cgd僅為1.0 pF/cm2，相比傳統(tǒng)平面型SiC MOSFET的Cgd為5.2 pF/cm2，降低了81%。LBD-MOSFET的開(kāi)啟損耗為0.27 mJ，關(guān)斷損耗為0.90 mJ，相比傳統(tǒng)結(jié)構(gòu)分別降低了66.7%和17.4%，因此更適用于高頻應(yīng)用。