賴文彬，李實(shí)鋒

( 1.中國科學(xué)院國家授時(shí)中心，西安 710600；2.中國科學(xué)院大學(xué)，北京 100049 )

0 引言

BPM 短波授時(shí)系統(tǒng)是國家重大科技基礎(chǔ)設(shè)施之一，它通過與世界標(biāo)準(zhǔn)時(shí)間(UTC)建立溯源關(guān)系，保持與協(xié)調(diào)UTC的同步，實(shí)現(xiàn)標(biāo)準(zhǔn)頻率信號(hào)和標(biāo)準(zhǔn)時(shí)間信息的精確發(fā)播[1-3].BPM 短波授時(shí)信號(hào)通過電離層的一次或多次反射來傳遞，能夠覆蓋我國陸地和近海海域，具有覆蓋范圍廣、接收方法簡單、終端成本低和戰(zhàn)時(shí)頑存性強(qiáng)等不可替代的優(yōu)點(diǎn)[4].隨著民用領(lǐng)域和軍事領(lǐng)域BPM 短波授時(shí)應(yīng)用日益增加，在應(yīng)用終端的研發(fā)調(diào)試、性能評(píng)估和時(shí)延標(biāo)定過程中，對(duì)性能可靠、功能完善、操作簡單的BPM 短波授時(shí)信號(hào)模擬源的需求越來越迫切.但目前相關(guān)文獻(xiàn)設(shè)計(jì)的短波授時(shí)信號(hào)模擬源存在結(jié)構(gòu)設(shè)計(jì)不夠合理、功能不完善、時(shí)號(hào)發(fā)播精度較低等問題，因此研制性能良好、功能完善、能夠滿足現(xiàn)在應(yīng)用的新一代BPM(中國科學(xué)院國家授時(shí)中心短波授時(shí)臺(tái))短波授時(shí)信號(hào)模擬源，對(duì)我國BPM 授時(shí)系統(tǒng)的發(fā)展及高性能應(yīng)用終端的研發(fā)有著非常重要的意義.

針對(duì)上述情況，本文以新一代BPM 短波授時(shí)信號(hào)模擬源的設(shè)計(jì)需求出發(fā)，選用Stratix Ⅱ系列的現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片EP2S60F1020C4ES以及模數(shù)轉(zhuǎn)換(DAC)芯片DAC904E為核心，結(jié)合直接頻率合成的技術(shù).通過結(jié)構(gòu)設(shè)計(jì)、參數(shù)設(shè)計(jì)及計(jì)算、程序仿真及驗(yàn)證完成了對(duì)BPM 短波授時(shí)信號(hào)的研究設(shè)計(jì).仿真測(cè)試和實(shí)驗(yàn)驗(yàn)證表明：該設(shè)計(jì)完成了預(yù)期目標(biāo)，為后續(xù)新一代BPM 短波授時(shí)信號(hào)模擬器的設(shè)計(jì)研究奠定了重要的基礎(chǔ).

1 基于DDS的BPM 短波授時(shí)信號(hào)設(shè)計(jì)原理

基于直接數(shù)字式頻率合成器(DDS)的BPM短波授時(shí)信號(hào)設(shè)計(jì)的核心是基帶信號(hào)以及載波信號(hào)的設(shè)計(jì)，利用DDS技術(shù)即可產(chǎn)生一定頻率的基帶信號(hào)以及載波信號(hào)，通過對(duì)其格式進(jìn)行相應(yīng)的時(shí)序設(shè)計(jì)就可以得到所需信號(hào).

1.1 BPM 短波授時(shí)信號(hào)概述

20世紀(jì)初，自無線電授時(shí)發(fā)明以來，短波授時(shí)是第一個(gè)使用短波無線電信號(hào)發(fā)播標(biāo)準(zhǔn)時(shí)間和標(biāo)準(zhǔn)頻率的授時(shí)方法.由于其覆蓋面廣、發(fā)送簡單、使用方便，受到廣大時(shí)間頻率用戶的歡迎，而且利用短波時(shí)號(hào)及進(jìn)行時(shí)頻傳遞與校準(zhǔn)是一種廉價(jià)而方便的方法，對(duì)于要求同步偏差在1 ms量級(jí)的用戶十分有利[5-7].BPM 短波授時(shí)信號(hào)發(fā)播標(biāo)準(zhǔn)時(shí)間、標(biāo)準(zhǔn)頻率信號(hào)是采用2.5 MHz、5 MHz、10 MHz、15 MHz 這四種載頻對(duì)1 kHz 正弦波信號(hào)進(jìn)行調(diào)制來實(shí)現(xiàn)的[8], 現(xiàn)行的BPM短波授時(shí)信號(hào)發(fā)播體制如圖1所示.程序以半小時(shí)為一個(gè)周期，在每個(gè)周期的00 min 00 s～09 min 59 s及15 min 00 s～24 min 59 s發(fā)播 UTC，25 min 00 s～28 min 59 s 發(fā)播世界時(shí)信號(hào) (UT1)，10 min 00 s～14 min 59 s發(fā)播純載波信號(hào)，29 min 00 s開始發(fā)播莫爾斯電碼和女聲通告.

圖1 BPM 短波授時(shí)信號(hào)發(fā)播體制

UTC和UT1發(fā)播時(shí)長只發(fā)整秒和整分信號(hào)，各個(gè)時(shí)長信號(hào)的發(fā)播開始于整分而終止于該時(shí)段最后一個(gè)59 s.BPM 短波授時(shí)信號(hào)格式如圖2所示，UTC秒信號(hào)、UT1秒信號(hào)、UTC分信號(hào)及UT1分信號(hào)為不同周期的等幅1 kHz正弦波信號(hào)，UTC秒信號(hào)采用10個(gè)周波，即10 ms，UT1秒信號(hào)采用100個(gè)周波，即100 ms，UTC和UT1分信號(hào)均采用300個(gè)周波，即300 ms[9-10].

圖2 BPM 短波授時(shí)信號(hào)格式

DDS中最關(guān)鍵的相位累加器是由N位累加器以及N位寄存器級(jí)聯(lián)而構(gòu)成的，如圖4所示.其工作原理如下：每當(dāng)?shù)竭_(dá)參考時(shí)鐘fclk上升沿時(shí)，累加器就把頻率控制字K與N位寄存器輸出的數(shù)據(jù)相加，并將累加器的結(jié)果輸出到寄存器的數(shù)據(jù)輸入端[14].這樣周而復(fù)始，頻率控制字K不斷地進(jìn)行線性相位累加，最終累加溢出頻率就是DDS輸出信號(hào)的頻率.

1.2 DDS技術(shù)原理

DDS是直接數(shù)字式頻率合成器的簡稱，是頻率合成技術(shù)的一次巨大突破[11]，隨著集成電路系統(tǒng)以及半導(dǎo)體微電子技術(shù)的迅猛發(fā)展，DDS因其具有分辨率較高、相位噪聲較低以及輸出信號(hào)切換速率快等突出優(yōu)點(diǎn)而日益顯露出它的優(yōu)越性[12].

DDS技術(shù)的原理可以概述為：在設(shè)定系統(tǒng)時(shí)鐘的作用下，相位累加器線性累加計(jì)算所得的頻率控制字，再用得到的相位碼對(duì)ROM 表進(jìn)行尋址，尋址后即可找到相對(duì)應(yīng)的幅度碼，幅度碼經(jīng)D/A 轉(zhuǎn)換器可得到相應(yīng)的階梯波，最后使用LPF對(duì)階梯波進(jìn)行平滑處理[13]，就可以得到我們所需頻率的平滑連續(xù)波形，其結(jié)構(gòu)框圖如圖3所示.

圖3 DDS 的結(jié)構(gòu)框圖

圖4 DDS 相位累加器

2 系統(tǒng)的總體設(shè)計(jì)

BPM 短波授時(shí)信號(hào)采用2.5 MHz、5 MHz、10 MHz、15 MHz 這四種頻點(diǎn)作為載波信號(hào)，對(duì)1 kHz 正弦波基帶信號(hào)進(jìn)行載波調(diào)制，調(diào)制信號(hào)如下式所示：

式中：A為信號(hào)的幅度；m為信號(hào)的調(diào)制度；fb為正弦波基帶信號(hào)的頻率，其值為1 kHz；f0為載波信號(hào)的頻率，其值為上述的四個(gè)頻點(diǎn).依據(jù)上述調(diào)制信號(hào)的公式，對(duì)系統(tǒng)進(jìn)行了設(shè)計(jì)，系統(tǒng)結(jié)構(gòu)如圖5所示.

圖5 系統(tǒng)總體設(shè)計(jì)框圖

可以看到系統(tǒng)主要由四個(gè)模塊組成：DDS 模塊、基帶信號(hào)產(chǎn)生模塊、載波產(chǎn)生模塊、AM 調(diào)制模塊.所設(shè)計(jì)系統(tǒng)的工作流程如下：首先板載晶振輸入頻率為100 MHz 的參考時(shí)鐘，通過鎖相環(huán)(PLL)擴(kuò)頻為120 MHz 作為系統(tǒng)的工作時(shí)鐘；由FPGA 控制驅(qū)動(dòng)DDS，計(jì)算出所需頻率的控制字，使DDS輸出系統(tǒng)設(shè)計(jì)所要求的特定頻率的正弦波信號(hào)；經(jīng)過處理后的波形進(jìn)入基帶信號(hào)產(chǎn)生模塊以及載波信號(hào)產(chǎn)生模塊，生成1 kHz的正弦波基帶信號(hào)以及四個(gè)頻點(diǎn)的載波信號(hào)，最后兩路信號(hào)經(jīng)AM 調(diào)制模塊形成BPM 短波授時(shí)信號(hào).

2.1 硬件平臺(tái)介紹

系統(tǒng)選用Stratix Ⅱ系列的FPGA 芯片EP2S60F10 20C4ES為核心硬件平臺(tái)，該芯片功耗較低且性能穩(wěn)定，擁有豐富的邏輯資源，非常適合系統(tǒng)的設(shè)計(jì)研究.而且該硬件平臺(tái)具備豐富的I/O控制端口和串口通信端口，可以與各類設(shè)備進(jìn)行互傳數(shù)據(jù)；具備實(shí)驗(yàn)所需的板載100 MHz 晶振；同時(shí)集成了兩個(gè)最高速率達(dá)165 MHz 的14位D/A 轉(zhuǎn)換芯片DAC904E，D/A 輸出性能優(yōu)良，具有優(yōu)良的動(dòng)態(tài)特性.

2.2 DDS信號(hào)源設(shè)計(jì)

對(duì)于板載晶振輸入的頻率為100 MHz 的參考信號(hào)，結(jié)合考慮BPM 短波授時(shí)信號(hào)輸出頻率的大小，選取PLL 的倍頻頻率為120 MHz 作為系統(tǒng)的工作時(shí)鐘，同時(shí)為降低DDS產(chǎn)生的幅度量化和截?cái)嗾`差對(duì)輸出信號(hào)的影響，綜合考慮系統(tǒng)的總體設(shè)計(jì)的可行性，選取相位累加寄存器的位寬N為32位，因此基帶信號(hào)的頻率控制字K1的大小可以設(shè)定為

3 實(shí)驗(yàn)分析

實(shí)驗(yàn)測(cè)試分析的主要目的是驗(yàn)證所設(shè)計(jì)的BPM短波授時(shí)信號(hào)是否能夠有效且準(zhǔn)確地輸出，由于四個(gè)頻點(diǎn)設(shè)計(jì)及工作方式大同小異，故實(shí)驗(yàn)中選取5 MHz作為代表來驗(yàn)證設(shè)計(jì)是否滿足要求.通過仿真分析，DDS所產(chǎn)生的載波信號(hào)以及觀測(cè)分析示波器輸出的載波信號(hào)和邏輯分析儀調(diào)制模塊所輸出的信號(hào)對(duì)所設(shè)計(jì)的BPM短波授時(shí)信號(hào)的性能進(jìn)行評(píng)估.

3.1 DDS仿真分析

由于各類條件限制，DDS在產(chǎn)生相應(yīng)頻率的波形時(shí)必然會(huì)產(chǎn)生許多誤差，如幅度量化以及相位截?cái)嗨a(chǎn)生的誤差[15-16]. 使用MATLAB創(chuàng)建DDS模型(以5 MHz 為例)進(jìn)行數(shù)據(jù)仿真分析處理，圖6是生成的5 MHz 標(biāo)準(zhǔn)正弦波，并使用120 MHz 的時(shí)鐘進(jìn)行采樣，采樣點(diǎn)數(shù)為48 個(gè)，此時(shí)包含48/(120 MHz/5 MHz)=2 個(gè)周期的采樣點(diǎn).由圖6可知，正弦信號(hào)采樣的結(jié)果接近理想程度，并且從DFT圖中可以看出噪聲被壓制在?280 dB以下(現(xiàn)實(shí)世界中電子熱運(yùn)動(dòng)噪聲才?180 dB)，因此DDS產(chǎn)生的特定頻率波形可以相當(dāng)好地滿足工程需求.

圖6 5 MHz 時(shí)頻域采樣圖

圖7是對(duì)DDS產(chǎn)生的5 MHz 正弦波時(shí)存在相位截?cái)嗾`差以及幅度量化誤差的頻譜分析圖，此處選取相位累加器的位數(shù)N=32，采樣頻率設(shè)置為120 MHz，仿真參數(shù)設(shè)置為K=178956970，相位位數(shù)在仿真中截取8位，幅度量化位寬設(shè)置為10位.分別考慮有相位截?cái)嗾`差無幅度量化誤差情況如圖7(a)所示；無相位截?cái)嗾`差有幅度量化誤差情況，如圖7(b)所示，以及有相位截?cái)嗾`差和幅度量化誤差情況，如圖7(c)所示.比較三組圖可以看出：在固定累加器位數(shù)、截取位數(shù)以及幅度量化位寬的情況下，由相位截?cái)嗉胺攘炕鸬恼`差對(duì)DDS產(chǎn)生的正弦波的波形頻譜的雜散位置和譜線數(shù)目影響不大，除5 MHz 處有一根有用的正弦譜線外，其余雜散分量都較低.因此在FPGA 中產(chǎn)生BPM短波授時(shí)信號(hào)的載波信號(hào)時(shí)累加器位數(shù)、頻率控制字以及相位截取位數(shù)的選取可參照仿真中所采用的設(shè)置來滿足實(shí)際設(shè)計(jì)需求.

圖7 相位截?cái)嗾`差以及幅度量化誤差的頻譜分析圖

3.2 DDS產(chǎn)生的波形

BPM 短波授時(shí)信號(hào)發(fā)播標(biāo)準(zhǔn)時(shí)間、標(biāo)準(zhǔn)頻率信號(hào)是采用2.5 MHz、5 MHz、10 MHz、15 MHz 這四種載頻對(duì)1 kHz正弦波信號(hào)進(jìn)行調(diào)制來實(shí)現(xiàn)的.由于產(chǎn)生的波形原理都是類似的，所以這里選取DDS產(chǎn)生的5 MHz 的波形為代表來對(duì)短波授時(shí)信號(hào)進(jìn)行初步的評(píng)估.

圖8和圖9是從Tektronix 示波器上直接截取下來的部分波形，可以看到DDS輸出波形的頻率為4.99996 MHz，比預(yù)期的5 MHz 的頻率誤差小0.01%，而且輸出信號(hào)中混疊無用的雜散分量較少，波形曲線平滑，效果良好.

圖8 DDS產(chǎn)生信號(hào)的時(shí)域圖

圖9 DDS產(chǎn)生信號(hào)的頻域圖

3.3 AM 調(diào)制信號(hào)

以5 MHz 為例，采用quartus自帶的邏輯分析儀對(duì)信號(hào)進(jìn)行仿真測(cè)試.在建立signaltap文件后設(shè)置120 MHz 為采樣時(shí)鐘，選擇時(shí)鐘上升沿對(duì)信號(hào)進(jìn)行觸發(fā)，并將編譯后的輸出文件下載到芯片上，實(shí)時(shí)觀測(cè)輸出的1kHz 基帶信號(hào)(sine)、5 MHz 載波信號(hào)(carrier_5M)以及輸出的AM 調(diào)制信號(hào)(signal)，如圖10和圖11所示.其中圖10是圖11的局部細(xì)節(jié)圖，圖11為輸出波形半個(gè)周期的截圖.對(duì)比圖10和圖11可以看出，基帶信號(hào)及載波信號(hào)輸出波形的局部細(xì)節(jié)圖波形采樣點(diǎn)數(shù)合適使得輸出曲線平滑無毛刺，且調(diào)制后波形的輸出特性能夠達(dá)到的BPM 短波授時(shí)信號(hào)設(shè)計(jì)的指標(biāo)，即準(zhǔn)確且有效地輸出了BPM 短波授時(shí)信號(hào).

圖10 signaltap II 觀測(cè)波形截圖a

圖11 signaltap II 觀測(cè)波形截圖b

4 結(jié)束語

文中從理論和實(shí)驗(yàn)分析兩方面對(duì)基于DDS的BPM 短波授時(shí)信號(hào)設(shè)計(jì)的工作原理進(jìn)行了詳細(xì)的闡述，并給出了系統(tǒng)的總體設(shè)計(jì)方案，包括設(shè)計(jì)中所使用的硬件平臺(tái)的介紹以及DDS信號(hào)源設(shè)計(jì)的細(xì)節(jié).而且通過仿真分析DDS所產(chǎn)生的特定頻率的正弦波信號(hào)的誤差以及AM 調(diào)制模塊所輸出的特定頻率的信號(hào)性能指標(biāo)，驗(yàn)證了所設(shè)計(jì)的BPM 短波授時(shí)信號(hào)能夠滿足信號(hào)的格式以及系統(tǒng)的總體設(shè)計(jì)要求，進(jìn)而為新一代BPM 短波授時(shí)信號(hào)模擬器的設(shè)計(jì)研究和BPM 應(yīng)用終端開發(fā)調(diào)試、測(cè)試標(biāo)定提供了堅(jiān)實(shí)的基礎(chǔ).