康 博

（國家廣播電視總局二〇二二臺，新疆 喀什 844000）

0 引 言

傳統(tǒng)的發(fā)射機(jī)數(shù)據(jù)傳輸系統(tǒng)大多利用I/O查詢或單片機(jī)中斷系統(tǒng)控制整個系統(tǒng)，但這兩種方法在數(shù)據(jù)傳輸時都需要CPU干預(yù)，其處理速度較慢、誤碼率較高，難以滿足多通道、大量的數(shù)據(jù)傳輸[1,2]。因此，本文設(shè)計基于FPGA的發(fā)射機(jī)數(shù)據(jù)穩(wěn)定傳輸系統(tǒng)，提高數(shù)據(jù)傳輸速率，降低誤碼率。對于發(fā)射機(jī)的數(shù)據(jù)傳輸系統(tǒng)來說，加入FPGA可保證數(shù)據(jù)傳輸?shù)姆€(wěn)定性[3,4]。

1 基于FPGA的發(fā)射機(jī)數(shù)據(jù)穩(wěn)定傳輸系統(tǒng)硬件設(shè)計

本系統(tǒng)的硬件設(shè)計主要包括發(fā)送數(shù)據(jù)設(shè)備和接收數(shù)據(jù)設(shè)備，這兩種設(shè)備都具有視頻、音頻及數(shù)據(jù)處理的功能，其中FPGA是實現(xiàn)這些功能的核心。

1.1 微控制器FPGA

核心控制程序采用的微控制器包括MCU、DSP以及FPGA，其中MCU的特點是主頻較低、數(shù)據(jù)處理能力不高以及接口資源非常有限。DSP有很強(qiáng)的數(shù)據(jù)處理能力，主頻相比其余處理器較高，但芯片價格也較高，接口可用資源較少。本文系統(tǒng)采用FPGA實現(xiàn)對系統(tǒng)的控制，F(xiàn)PGA器件采用的芯片性價比很高，共有4 608個邏輯單元，內(nèi)嵌RAM的內(nèi)存為119 808 bits，包含兩個PLL通道和58個差分通道，可供系統(tǒng)靈活設(shè)計[5-7]。

利用FPGA可實現(xiàn)接收和發(fā)送光信號。光纖的收發(fā)程序接收到光信號后，會傳送給FPGA模塊，F(xiàn)PGA將其還原為模擬視頻、音頻或數(shù)據(jù)信號以顯示現(xiàn)場狀況，并根據(jù)現(xiàn)場狀況分析，最后使用光纖把控制指令發(fā)送回現(xiàn)場。除此之外，控制室的管理人員還可通過MIC鍵盤將數(shù)據(jù)和語音信號傳給FPGA處理。

目前，系統(tǒng)的數(shù)據(jù)電平轉(zhuǎn)換設(shè)備大多使用RS232和RS485型號轉(zhuǎn)換器傳輸數(shù)據(jù)。前者的傳輸速率可達(dá)到250 kb/s，且消耗能量低、工作速率高，能更好地進(jìn)行ESD保護(hù)。后者可實現(xiàn)500 kb/s的高速傳輸數(shù)據(jù)。二者的電路結(jié)構(gòu)簡單，使用非常方便。

以上設(shè)備相結(jié)合能滿足基于FPGA的發(fā)射機(jī)數(shù)據(jù)穩(wěn)定傳輸系統(tǒng)中硬件設(shè)計的需要，為高速遠(yuǎn)距離傳遞信號的實現(xiàn)提供基礎(chǔ)。

1.2 視頻緩沖放大器及轉(zhuǎn)換芯片的設(shè)計

硬件設(shè)計中除微控制器外，還包含視頻緩沖放大器的設(shè)計。傳統(tǒng)視頻設(shè)備所傳輸?shù)臄?shù)據(jù)容易被識別。本文采用的視頻緩沖器可優(yōu)化接收到的視頻信號，空間占用小，具有更優(yōu)質(zhì)的性能[8]。并且在DAC影像運(yùn)行時，放大器可自動停止緩沖，提高視頻信號的清晰度。

A/D轉(zhuǎn)換芯片能夠收集數(shù)據(jù)，其質(zhì)量直接影響采集的視頻和音頻。發(fā)射機(jī)轉(zhuǎn)換視頻的A/D轉(zhuǎn)換芯片需要方便控制視頻信號，如果使用標(biāo)準(zhǔn)的采樣時鐘，信號就是當(dāng)時的數(shù)字化視頻流，接收信號的終端就能收到高清晰度的視頻圖像[9]。

音頻的轉(zhuǎn)換芯片種類繁多，各有其長。要選擇性能高、耗能低、適配性好以及有斷開功能的芯片。此次選用的音頻芯片不僅占用PCB面積低于25 mm2，且能在小功率工作條件下提高錄放音的保真程度。

D/A轉(zhuǎn)換器可在設(shè)備收到信息后對信息進(jìn)行取逆處理，還原視頻音頻信號。D/A轉(zhuǎn)換器要與發(fā)送信號的A/D程序相對應(yīng)，在轉(zhuǎn)換時間、線性程度、轉(zhuǎn)換精度、分辨率大小以及適宜溫度等方面高度契合。TLC5602芯片能夠滿足系統(tǒng)設(shè)計需要，在使用時控制方便，與FPGA的數(shù)字接口契合，本文將其應(yīng)用在接收設(shè)備上還原信號[10]。音頻的D/A轉(zhuǎn)換一并由TI公司TLU320AIC23芯片來完成。

硬件設(shè)計中，串并、并串轉(zhuǎn)換程序上的芯片可對信號進(jìn)行編碼和解碼，把差分的串行傳給至光程序，使信號的傳輸準(zhǔn)確有效。本文選用的收發(fā)芯片是+3.3 V直流電源供電，傳輸時鐘頻率為10～66 MHz，能把串行的信號傳輸給光程序，完成數(shù)據(jù)傳輸。

2 基于FPGA的發(fā)射機(jī)數(shù)據(jù)穩(wěn)定傳輸系統(tǒng)軟件設(shè)計

系統(tǒng)的軟件設(shè)計是利用神經(jīng)網(wǎng)絡(luò)和粒子群算法實現(xiàn)。要想達(dá)到數(shù)據(jù)傳輸效果最優(yōu)，需要把數(shù)據(jù)傳輸?shù)膿p失量降到最低?？紤]到數(shù)據(jù)在緩存時存在延時，綜合實際情況得到代價函數(shù)為：

式中，α(tk)、βi(tk)、γ(tk)以及λ(tk)分別表示各影響因素的權(quán)重；u代表數(shù)據(jù)傳輸過程的損失量；Ri(tk)表示緩存延時；L(tk)表示數(shù)據(jù)傳輸時間。

想要獲得最優(yōu)的傳輸效果，需要讓J(u)變小，但是由于J(u)是非連續(xù)的非線性函數(shù)，因此不能使用常規(guī)方法優(yōu)化，且函數(shù)的自變量維數(shù)很高，計算量較大。因此需要找到簡單的運(yùn)算方法來提高計算速度，以保證在規(guī)定的時間內(nèi)找到次優(yōu)解。神經(jīng)網(wǎng)絡(luò)有很好的非線性映射性，繪制出兩層的前饋神經(jīng)網(wǎng)絡(luò)如圖1所示。

圖1 多層前饋神經(jīng)網(wǎng)絡(luò)

采用圖1所示系統(tǒng)的各狀態(tài)變量來作為輸入，輸出看作是式（1）中所要求的u，則其映射可表示為：

式中，N表示數(shù)據(jù)交換節(jié)點；(W,p)表示節(jié)點在網(wǎng)絡(luò)中的坐標(biāo)。

粒子群算法是一種通過概率找到最優(yōu)的算法，對目標(biāo)函數(shù)的要求不高，很合適存在高維變量的問題。本文選用經(jīng)過改良的粒子群優(yōu)化算法可實現(xiàn)輸出尋優(yōu)，迭代所需次數(shù)后，求得次優(yōu)解。

3 實驗分析

為驗證本文設(shè)計系統(tǒng)具有更好的傳輸性能，設(shè)計在相同傳輸距離下，統(tǒng)計本文系統(tǒng)和傳統(tǒng)系統(tǒng)傳輸?shù)恼`碼率。在傳輸不同接收光功率情況下，兩系統(tǒng)的傳輸誤碼率情況如表1所示。

表1 誤碼率性能比較

從表1中的對比結(jié)果可以看出，當(dāng)傳輸距離相等時，本文系統(tǒng)的誤碼率比傳統(tǒng)系統(tǒng)的誤碼率低，說明本文系統(tǒng)的性能得到提升，也驗證了本文系統(tǒng)在改善誤碼率方面具有一定效果。

4 結(jié) 論

本文闡述系統(tǒng)的總體構(gòu)思及軟件設(shè)計和硬件設(shè)計方案。硬件的研發(fā)上主要研究了硬件的組成、選擇電路以及可實現(xiàn)的功能，著重介紹FPFA光纖傳輸過程的實現(xiàn)及其余設(shè)備的運(yùn)行情況。在軟件方面采用粒子群算法降低數(shù)據(jù)傳輸?shù)恼`碼率。經(jīng)實驗表明，本文系統(tǒng)的誤碼率遠(yuǎn)低于傳統(tǒng)系統(tǒng)，具有應(yīng)用價值。