梁中英 張少侃

（廣州海格通信集團(tuán)股份有限公司，廣東 廣州 510663）

0 引言

擴(kuò)頻系統(tǒng)具備隱蔽性好、截獲概率低和保密性強(qiáng)等特點，被廣泛應(yīng)用于衛(wèi)星通信、移動通信、導(dǎo)航系統(tǒng)等領(lǐng)域[1]。擴(kuò)頻系統(tǒng)通常應(yīng)用于極低信噪比下，所以接收端對擴(kuò)頻信號的捕獲跟蹤是系統(tǒng)的關(guān)鍵。擴(kuò)頻信號常用的捕獲方法包括串行搜索法、并行碼相位搜索法、并行頻率搜索法等[2]，隨著衛(wèi)星通信領(lǐng)域業(yè)務(wù)需求的增大，傳統(tǒng)的擴(kuò)頻信號捕獲方法已不適用于寬帶系統(tǒng)。

在實際應(yīng)用中，低信噪比下的多普勒頻率偏移對擴(kuò)頻信號的捕獲性能影響很大。為解決這一問題，通常需要通過額外的頻偏估計和跟蹤模塊如鎖頻環(huán)、鎖相環(huán)或其他的輔助算法等進(jìn)行處理[3]，增加了實現(xiàn)復(fù)雜度和硬件資源占用情況。而設(shè)備的低功耗需求越來越明顯，在保證通信性能的前提下，降低算法復(fù)雜度和減少硬件資源至關(guān)重要。

該文針對短周期連續(xù)擴(kuò)頻信號提出了一種分段頻域相關(guān)峰搜索聯(lián)合頻域定時跟蹤的解決方案，并基于Xilinx的FPGA開發(fā)平臺，采用并行處理方式進(jìn)行了工程實現(xiàn)，具備實現(xiàn)簡單、資源占用少和在極低信噪比下捕獲跟蹤性能穩(wěn)定的優(yōu)點。

1 系統(tǒng)模型分析

假設(shè)信道為加性高斯信道，則N個擴(kuò)頻周期的接收信號模型如公式（1）所示[4]。

式中：A為信號幅度；b（i）為發(fā)送的序列信息；N0為N個擴(kuò)頻周期包括的信息符號數(shù)；Ts為信息符號周期；T為擴(kuò)頻碼周期；fc為信號的載波頻率；θc為信號的載波初始相位；vn為高斯白噪聲。

該文所描述的擴(kuò)頻系統(tǒng)模型存在連續(xù)導(dǎo)頻序列，采用周期為128的短周期擴(kuò)頻碼，用戶序列擴(kuò)頻因子為2048，導(dǎo)頻序列與用戶序列同時傳輸。由于用戶序列擴(kuò)頻因子為2048，帶來了較高的擴(kuò)頻增益，因此對擴(kuò)頻周期為128的導(dǎo)頻序列來說，工作在極低的信噪比下時，為了提升抗干擾和抗截獲性能，系統(tǒng)通信指標(biāo)要求為信噪比小于等于-33 dB。

2 擴(kuò)頻信號捕獲跟蹤實現(xiàn)方法

由于導(dǎo)頻序列為連續(xù)信號，在系統(tǒng)中持續(xù)存在，因此該文設(shè)計了一個捕獲機(jī)制，確保一定能夠捕獲到導(dǎo)頻序列，且只需要運(yùn)算一次。為解決接收端和發(fā)射端的頻率偏差問題[5]，需要設(shè)置定時同步模塊，對最佳采樣點和擴(kuò)頻序列的起始位置進(jìn)行跟蹤。

搭建如圖1所示的驗證系統(tǒng)進(jìn)行測試驗證，發(fā)送鏈路中的用戶序列經(jīng)過加擾、編碼、調(diào)制和擴(kuò)頻等處理后與導(dǎo)頻序列組合，經(jīng)DAC轉(zhuǎn)換為模擬信號，再通過中頻模塊發(fā)送出去。發(fā)射信號與噪聲儀產(chǎn)生的高斯白噪聲合路后送給接收端，接收端對信號進(jìn)行捕獲、解擴(kuò)、解調(diào)、譯碼和解擾等處理。

圖1中的信號捕獲是該文研究的重點，實現(xiàn)框圖如圖2所示。其中初始捕獲沒有異常情況時只在開機(jī)時運(yùn)行一次，但為了保證系統(tǒng)穩(wěn)定運(yùn)行，仍需要設(shè)置重新啟動控制機(jī)制。接收鏈路的譯碼模塊可以計算出當(dāng)前數(shù)據(jù)的軟信息能量值，根據(jù)當(dāng)前編碼塊長度和信噪比給出合適的門限值進(jìn)行判斷，如果低于門限值，則認(rèn)為該幀數(shù)據(jù)存在大量誤碼，就需要重新啟動初始捕獲模塊。

圖1 驗證系統(tǒng)框圖

圖2 擴(kuò)頻信號捕獲實現(xiàn)框圖

定時同步跟蹤模式隨系統(tǒng)實時運(yùn)行，跟蹤最佳采樣點的同時計算出當(dāng)前存在的頻偏值，對信號進(jìn)行頻偏補(bǔ)償，不需要額外的頻率跟蹤模塊。

2.1 初始捕獲

接收端采用高速并行ADC器件對56 Mcps的寬帶信號進(jìn)行4倍采樣，初始捕獲需要對采樣的樣本數(shù)據(jù)進(jìn)行處理，由于導(dǎo)頻序列的擴(kuò)頻周期為128，所以每次移動一個樣點一共計算512次，一定能夠搜索到導(dǎo)頻序列的起始位置。為減少捕獲時間，采用并行方式處理，但是全并行處理所占用的資源太多，綜合考慮后，所有步驟都采用64路并行處理，計算8次可完成運(yùn)算。采用多次分段頻域運(yùn)算，實現(xiàn)框圖如圖3所示。初始捕獲的數(shù)據(jù)量比較大，需要存儲在DDR3中，按需讀取。由于系統(tǒng)運(yùn)行在極低信噪比下，且擴(kuò)頻碼周期較短，因此需要取多段數(shù)據(jù)進(jìn)行相干積累和峰值檢測。數(shù)據(jù)量增大會導(dǎo)致FFT的資源占用增多和延遲增加，因此對數(shù)據(jù)進(jìn)行二次分段累加以解決這個問題，具體步驟如下：1）對接收到的信號以128為周期分段，與已知擴(kuò)頻碼進(jìn)行相關(guān)累加，每個分支調(diào)用8路并行相干積累器，共8個分支，實現(xiàn)64路并行處理。2）對上一步相干積累的結(jié)果每L段再進(jìn)行二次累加，計算K次。3）對獲得的K點數(shù)據(jù)進(jìn)行補(bǔ)零后進(jìn)行2048點FFT運(yùn)算，計算信號能量。4）對信號能量進(jìn)行平滑濾波，在計算結(jié)果中搜索最大值。5）循環(huán)運(yùn)算8次，獲得512個最大能量值，再對其進(jìn)行最大值搜索，并進(jìn)行門限判斷。如果超過門限，則認(rèn)為捕獲到擴(kuò)頻信號。

圖3 初始捕獲實現(xiàn)框圖

在信噪比-35 dB的情況下，L取值16，K取值1280，進(jìn)行初始捕獲性能仿真。由于采用16段分段運(yùn)算，經(jīng)過128擴(kuò)頻后的碼片速率為56 Mcps，因此可容忍的頻偏降為[-13.67 kHz，13.67 kHz]，但仍能滿足現(xiàn)有移動衛(wèi)星通信終端的通信需求。在仿真時增加-13.67 kHz～+13.67 kHz的隨機(jī)頻偏，仿真結(jié)果如圖4所示。圖4給出了計算512次的信號能量值，從圖4中可以看出峰值非常明顯，頻偏對該方案影響不明顯。

圖4 初始捕獲仿真圖

2.2 定時同步跟蹤

在初始捕獲獲得導(dǎo)頻序列的起始位置后，考慮捕獲時間、系統(tǒng)收發(fā)兩端存在的頻率偏差，同時考慮應(yīng)用在移動終端時帶來的多普勒偏移需要進(jìn)行定時同步跟蹤，實時調(diào)整最佳采樣點的位置，以保證后續(xù)的解調(diào)性能[6]。實現(xiàn)框圖如圖5所示。

圖5 定時跟蹤實現(xiàn)框圖

接收端對信號進(jìn)行4倍采樣，即1個符號包括4個樣本數(shù)據(jù)。為了防止初始捕獲采樣點偏差，需要將定時同步計算的樣點前移3個樣點，以保證不會偏差1個符號。

取2個符號共8個樣點分支進(jìn)行并行分段頻域計算，搜索出最佳采樣點位置，每個定時同步計算器的計算步驟與初始捕獲相同，如圖3的一路分支所示，區(qū)別在于只計算8次，不需要計算512次。

搜索獲得最大能量分支數(shù)后，按照該分支最大能量對應(yīng)的2048點FFT橫坐標(biāo)序號，將其換算為頻率值，進(jìn)行頻率插值，獲得頻偏結(jié)果。頻率插值的基本思想是在利用基帶去調(diào)制信號頻譜圖峰值并進(jìn)行頻偏粗估計的基礎(chǔ)上，根據(jù)三次樣條插值公式，利用峰值及其左、右2條譜線的幅度進(jìn)行細(xì)估[7]。

DFT頻域估計算法如公式（2）所示，頻率估計公式如公式（3）所示。

式中：Nfft為DFT變換點數(shù)；為所要估計的頻偏值。

三次樣條插值算法的頻域頻偏估計算法的具體步驟如下。1）對接收到的基帶去調(diào)制信號進(jìn)行快速傅里葉變換，找到頻域峰值坐標(biāo)點（km，A（km））及其左、右2點（km-1，A（km-1））與（km+1，A（km+1））。2）判斷A（km-1）與A（km+1）的大小，如果A（km-1）>A（km+1），則轉(zhuǎn)入步驟）；如果A（km-1）

計算出頻偏值后，將其補(bǔ)償?shù)讲东@到的信號上，需要注意根據(jù)處理時延調(diào)整導(dǎo)頻序列的起始位置。

定時同步跟蹤模塊需要給出128導(dǎo)頻的起始位置和最佳采樣點的指示位置。其中128導(dǎo)頻起始位置用于簡化用戶序列的擴(kuò)頻碼起始位置搜索運(yùn)算，由于2048是128的16倍，因此利用此信息只需要進(jìn)行16次搜索就可以找到2048擴(kuò)頻碼的起始位置，進(jìn)而直接進(jìn)行解擴(kuò)，后續(xù)進(jìn)行跟蹤，與導(dǎo)頻序列同樣需要保留重新啟動的控制機(jī)制。最佳采樣點的指示位置用于用戶數(shù)據(jù)幀的幀頭捕獲，由于采樣數(shù)據(jù)為1個符號4個樣本數(shù)，因此直接利用最佳采樣點這一路樣本數(shù)據(jù)進(jìn)行幀頭捕獲運(yùn)算，降低了4倍運(yùn)算量。

3 工程實現(xiàn)

對驗證該實現(xiàn)方法的硬件平臺，該文選擇Xilinx型號為XC7K410T的FPGA，并結(jié)合型號為MT41K256M16TW的DDR3芯片進(jìn)行實現(xiàn)，AD芯片選用AD9680。

由于運(yùn)算數(shù)據(jù)量較大，如果存儲在FPGA內(nèi)部的Block RAM中，資源占用太多，功耗太大，因此選擇外掛DDR3作為初始捕獲模塊中的數(shù)據(jù)存儲單元，設(shè)計支持并行128位數(shù)據(jù)在200 MHz時鐘下的快速數(shù)據(jù)讀取。DDR3接口采用FPGA內(nèi)部的IP核MIG和AXI控制器實現(xiàn)。 為降低使用資源，根據(jù)初始捕獲模塊只工作一次的特性，后續(xù)定時同步跟蹤模塊復(fù)用初始捕獲模塊的資源，對資源占用最多的BRAM緩存組與FFT IP核進(jìn)行復(fù)用。最終XC7K410T中的LUT占用9%，BRAM占用10%左右，乘法器占用1%，占用的資源非常少。在信噪比-35 dB的條件下，在圖1所示的驗證系統(tǒng)中進(jìn)行測試驗證，捕獲成功率結(jié)果見表1，頻偏估計偏差結(jié)果見表2。從2個表的實測結(jié)果可以看出漏幀率為10-6，錯幀率為10-7，頻偏估計偏差在10Hz以內(nèi)，滿足系統(tǒng)性能指標(biāo)要求。

表1 捕獲成功率

表2 頻偏估計偏差

4 結(jié)語

寬帶擴(kuò)頻信號運(yùn)算量大，速率高，通常采用并行頻域處理，但硬件實現(xiàn)資源消耗太大。該文提出了一種抗頻偏的分段頻域并行捕獲及跟蹤方法，不需要額外的頻偏估計模塊。通過工程實際驗證，該方法可以在極低信噪比下穩(wěn)定可靠工作，實現(xiàn)簡單且資源只占用了中規(guī)模FPGA K410T的10%，具有實際應(yīng)用價值。