王 碩 張景璐 岳增龍

（北京電子科技職業(yè)學(xué)院 電信工程學(xué)院，北京 100176）

雷達(dá)是利用電磁波探測(cè)目標(biāo)的電子裝備。雷達(dá)發(fā)射的電磁波照射目標(biāo)并接收回波，由此發(fā)現(xiàn)目標(biāo)并測(cè)定目標(biāo)的位置、運(yùn)動(dòng)方向、速度及其他特性。近年來(lái)，隨著物聯(lián)網(wǎng)技術(shù)的高速發(fā)展，進(jìn)行近距離目標(biāo)探測(cè)的小型毫米波雷達(dá)的應(yīng)用得到了極大拓展[1]。調(diào)頻 連 續(xù) 波（Frequency Modulated Continuous Wave，F(xiàn)MCW）雷達(dá)具有輻射功率小、測(cè)距測(cè)速精度高、設(shè)備相對(duì)簡(jiǎn)單以及易于實(shí)現(xiàn)固化設(shè)計(jì)等優(yōu)點(diǎn)，被廣泛應(yīng)用于汽車防撞[2]、行人檢測(cè)[3]以及手勢(shì)識(shí)別等領(lǐng)域。

本文采用24 GHz雷達(dá)模塊搭建了一個(gè)信號(hào)收發(fā)機(jī)硬件系統(tǒng)，能夠?qū)崿F(xiàn)信號(hào)發(fā)射、接收、中頻調(diào)理與基帶信號(hào)提取，并配合后端上位機(jī)軟件實(shí)現(xiàn)了測(cè)距功能。該系統(tǒng)由自行設(shè)計(jì)的中頻電路模塊和基帶處理現(xiàn)場(chǎng)可編程邏輯門陣列（Field Programmable Gate Array，F(xiàn)PGA）開發(fā)板組成，具有低成本、靈活可配置以及實(shí)現(xiàn)高效的優(yōu)點(diǎn)。

1 系統(tǒng)構(gòu)成

系統(tǒng)采用Rfbeam公司的24 GHz低成本雷達(dá)收發(fā)器K-LC2，集成了射頻的收發(fā)功能與混頻，可以在鋸齒波或三角波的調(diào)制方式下發(fā)射連續(xù)波?；夭ㄐ盘?hào)在模塊內(nèi)部與發(fā)射信號(hào)通過(guò)混頻器的混頻，得到帶有目標(biāo)距離信息的正交差頻信號(hào)（I/Q）。原始中頻信號(hào)由于帶有泄露的調(diào)制信號(hào)和外部的高頻噪聲干擾，需要經(jīng)過(guò)帶通濾波。此外，為了增大信號(hào)的信噪比，充分利用模/數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter，ADC）的動(dòng)態(tài)范圍，要對(duì)信號(hào)進(jìn)行放大。在經(jīng)過(guò)A/D模數(shù)轉(zhuǎn)換為數(shù)字信號(hào)后，采用Xilinx公司的Nexys4開發(fā)板對(duì)信號(hào)進(jìn)行采集，并送入個(gè)人計(jì)算機(jī)（Personal Computer，PC）提取距離信息，同時(shí)FPGA還配合數(shù)模轉(zhuǎn)換器（Digital Analog Converter，DAC）產(chǎn)生調(diào)制信號(hào)。系統(tǒng)構(gòu)成和工作流程如圖1所示。

2 雷達(dá)前端硬件電路設(shè)計(jì)

2.1 中頻信號(hào)調(diào)理電路參數(shù)

中頻調(diào)理電路的設(shè)計(jì)是雷達(dá)系統(tǒng)設(shè)計(jì)中的關(guān)鍵部分。它的性能好壞直接影響基帶信號(hào)處理的效果，從而對(duì)整個(gè)系統(tǒng)的精度產(chǎn)生了較大影響。雷達(dá)模塊輸出的差頻信號(hào)中混有泄露的調(diào)制信號(hào)和高頻噪聲干擾[4]，如果不能濾除，有可能會(huì)因?yàn)榭偟男盘?hào)過(guò)大而在放大后產(chǎn)生飽和失真，或者是有用信號(hào)太弱而被噪聲淹沒(méi)。中頻電路需要盡可能濾除這些噪聲的干擾和放大有用信號(hào)，所以設(shè)計(jì)的中頻電路核心是一個(gè)帶有一定增益的高低通濾波器[3]。

圖1 系統(tǒng)構(gòu)成

為方便計(jì)算中頻頻率，選擇1 kHz為調(diào)制信號(hào)頻率。利用距離測(cè)算公式，可得出中頻信號(hào)頻率范圍fb：

式中：R為目標(biāo)距離；fM為調(diào)制信號(hào)帶寬；TM為調(diào)制周期，取1 ms；c為光速。將相關(guān)數(shù)值代入式（1），可得距離R在0.5～10 m范圍時(shí)的頻率范圍fb為5.3～106.6 kHz。

2.2 中頻信號(hào)調(diào)理電路設(shè)計(jì)

根據(jù)結(jié)果可以確定中頻的主要參數(shù)。高通濾波器的截止頻率為6 kHz，是調(diào)制信號(hào)頻率的6倍，可以有效消除調(diào)制信號(hào)的泄露，同時(shí)衰減近距離目標(biāo)回波的信號(hào)幅度，避免溢出。低通濾波器截止頻率采用120 kHz，略高于頻率范圍上限，以保證目標(biāo)距離較遠(yuǎn)、信號(hào)較弱時(shí)有用信號(hào)盡量不被衰減，同時(shí)濾除系統(tǒng)中混有的高頻干擾[5]。因此，濾波器采用高通和低通級(jí)聯(lián)的形式，增益在60 dB左右，負(fù)載阻抗為1 kΩ左右，通帶為6～120 kHz。

3 FPGA部分設(shè)計(jì)

3.1 FPGA設(shè)計(jì)結(jié)構(gòu)

FPGA設(shè)計(jì)分為調(diào)制信號(hào)產(chǎn)生和信號(hào)采集兩個(gè)主要模塊。調(diào)制信號(hào)產(chǎn)生模塊包括直接數(shù)字合成器（Direct Digital Synthesizer，DDS）模塊、波形存儲(chǔ)ROM、預(yù)置頻率和相位字的寄存器以及控制頻率字的按鍵。信號(hào)采集模塊包括AD控制模塊、采樣緩存器、通用異步收發(fā)（Universal Asynchronous Receiver/Transmitter，UART）模塊、波特率設(shè)置按鍵以及使能模塊。另外，F(xiàn)PGA中還有系統(tǒng)時(shí)鐘控制模塊，將系統(tǒng)時(shí)鐘分頻提供的不同頻率分配給各個(gè)模塊。

3.2 調(diào)制信號(hào)產(chǎn)生模塊

發(fā)射信號(hào)的調(diào)制三角波信號(hào)由FPGA產(chǎn)生的數(shù)字信號(hào)經(jīng)過(guò)數(shù)模轉(zhuǎn)換（DAC）產(chǎn)生。

由FMCW雷達(dá)測(cè)距原理可知，探測(cè)目標(biāo)越近，所需調(diào)制信號(hào)頻率越高。探測(cè)遠(yuǎn)距離目標(biāo)（30～100 m）時(shí)，通常采用100～200 Hz的調(diào)制頻率；探測(cè)近距離目標(biāo)（10～20 m）時(shí)，通常采用500～1 000 Hz的調(diào)制頻率。因此，為了擴(kuò)大收發(fā)機(jī)的適用范圍，希望調(diào)制信號(hào)的參數(shù)可以根據(jù)實(shí)際應(yīng)用場(chǎng)景靈活調(diào)節(jié)。

為了滿足不同距離的應(yīng)用需要，設(shè)計(jì)采用可以改變調(diào)制信號(hào)頻率和相位的數(shù)字合成器（DDS）作為發(fā)射信號(hào)的產(chǎn)生裝置。DDS主要由基準(zhǔn)時(shí)鐘源、相位累加器、相位調(diào)制器、存儲(chǔ)了波形數(shù)據(jù)的ROM表以及D/A轉(zhuǎn)換器構(gòu)成。其中，DDS的主要模塊除DAC外，均由FPGA編寫硬件實(shí)現(xiàn)。

3.3 信號(hào)采集模塊

信號(hào)采集部分主要是搭建一個(gè)數(shù)據(jù)通路，將ADC采樣到的數(shù)據(jù)發(fā)送到PC，因此采用了一個(gè)簡(jiǎn)單的結(jié)構(gòu)。AD9280芯片的數(shù)字信號(hào)接口是由8根數(shù)據(jù)傳輸線和1根時(shí)鐘線組成的專用通信接口。在FPGA中編寫一個(gè)與ADC通信的接口電路，并將接收的ADC數(shù)據(jù)暫存在片內(nèi)的緩存器中。FPGA與PC之間通過(guò)串口通信，在ISE軟件中調(diào)用UART模塊，從緩存器中讀取數(shù)據(jù)并發(fā)送至PC。將串口的波特率設(shè)置為115 200 Baud，以保證在不丟包的情況下最快發(fā)送數(shù)據(jù)。

4 功能測(cè)試

將測(cè)試長(zhǎng)50 cm、寬50 cm、厚約2 cm的正方形硬紙板作為雷達(dá)的檢測(cè)目標(biāo)，放在距離雷達(dá)天線0.5 m處，正對(duì)貼片天線陣列靜置，以保證最大面積被電磁波照射。清除在電磁波照射范圍內(nèi)的其他物體，以減少背景噪聲源。給系統(tǒng)上電，同時(shí)啟動(dòng)發(fā)射和采集模塊，接收并采集回波基帶信號(hào)。在PC端對(duì)串口進(jìn)行配置，波特率設(shè)為115 200 Baud。打開串口接收數(shù)據(jù)，以十六進(jìn)制存儲(chǔ)于文檔。數(shù)據(jù)采集10 s左右，由于初始化系統(tǒng)工作需要1～2 s，為保證數(shù)據(jù)的準(zhǔn)確性，將5 s之前的數(shù)據(jù)清除，并將之后的數(shù)據(jù)每5 000個(gè)保存在一個(gè)文檔中作為原始數(shù)據(jù)包，依次編號(hào)。

用MATLAB軟件處理接收的原始數(shù)據(jù)。因?yàn)镕MCW雷達(dá)測(cè)距的實(shí)質(zhì)是對(duì)差頻信號(hào)的頻率進(jìn)行估計(jì)，然后利用差頻信號(hào)和距離之間的線性關(guān)系達(dá)到測(cè)距的目的，所以在采集到的一個(gè)數(shù)據(jù)包中選擇兩個(gè)調(diào)制周期內(nèi)的中頻波形數(shù)據(jù)進(jìn)行1 024點(diǎn)的快速傅立葉變換（Fast Fourier Transform，F(xiàn)FT），得到的頻譜結(jié)果如圖2所示?？梢钥闯?，頻率集中在5.5 kHz附近，因此差頻信號(hào)為5.5 kHz。可以得出，目標(biāo)距離0.52 m，誤差為0.02 m，較好地實(shí)現(xiàn)了測(cè)距功能。

圖2 回波信號(hào)頻譜圖

5 結(jié)語(yǔ)

本文采用24 GHz雷達(dá)模塊，設(shè)計(jì)了一個(gè)三角波FMCW雷達(dá)收發(fā)機(jī)系統(tǒng)。該系統(tǒng)中頻處理模塊可以完成中頻信號(hào)的濾波、放大、數(shù)模轉(zhuǎn)換、調(diào)制信號(hào)的模數(shù)轉(zhuǎn)換及濾波，基帶處理部分則由FPGA和上位機(jī)完成。其中，F(xiàn)PGA實(shí)現(xiàn)了調(diào)制信號(hào)的產(chǎn)生和回波基帶信號(hào)的采集與傳輸，采用DDS變頻設(shè)計(jì)，可以根據(jù)測(cè)距范圍調(diào)整調(diào)制信號(hào)頻率，設(shè)計(jì)靈活性強(qiáng)，且相比于基于處理器的軟件實(shí)現(xiàn)方式效率更高。開發(fā)的基帶信號(hào)處理程序，還能夠?qū)崿F(xiàn)目標(biāo)的距離計(jì)算。此外，基于此平臺(tái)可以開發(fā)更加豐富的雷達(dá)功能。