王 軼，季 帥

P-L波段多通道數(shù)字收發(fā)組件設(shè)計(jì)

王 軼，季 帥

（中國電子科技集團(tuán)公司第二十研究所，西安 710068）

通過P-L波段數(shù)字T/R組件的研制，實(shí)現(xiàn)了DC-2000 MHz頻率范圍內(nèi)任意波形信號的射頻直接產(chǎn)生和射頻直接采樣，并通過JESD204B協(xié)議和同步時鐘驅(qū)動的設(shè)計(jì)，實(shí)現(xiàn)了多數(shù)字通道間的收發(fā)同步，最終通過上位機(jī)軟件實(shí)現(xiàn)對多數(shù)字收發(fā)通道的波形、頻率、相位等參數(shù)的實(shí)時控制。

L波段；數(shù)字T/R；射頻直接產(chǎn)生和采樣

0 引言

隨著高速模數(shù)轉(zhuǎn)換器（Analog Digital Converter，ADC）、直接數(shù)字合成（Direct Digital Synthesizer Digital Analog Converter，DDS+D/A）以及高速FPGA等器件的發(fā)展，加速了相控陣?yán)走_(dá)的數(shù)字收發(fā)系統(tǒng)的進(jìn)步。收發(fā)系統(tǒng)經(jīng)過數(shù)字化后，雷達(dá)與計(jì)算機(jī)聯(lián)系緊密，收發(fā)的數(shù)據(jù)更易于處理。收發(fā)系統(tǒng)的發(fā)展越來越向軟件無線電發(fā)展，即在一個具有開放性、標(biāo)準(zhǔn)化、模塊化的通用平臺上，將雷達(dá)功能（如頻率、相位和波形等）由軟件來完成，并使高速A/D轉(zhuǎn)換器和D/A盡可能地靠近射頻前端以至天線，使得雷達(dá)的輸入、輸出都是軟件可定義的。

本文通過DC-2000 MHz數(shù)字T/R組件的研制，實(shí)現(xiàn)了任意波形信號的射頻直接產(chǎn)生和射頻直接采樣，并通過解決多數(shù)字收發(fā)通道工作時鐘、系統(tǒng)參考信號和數(shù)據(jù)傳輸?shù)耐絾栴}，實(shí)現(xiàn)了板間的收發(fā)同步，最終通過上位機(jī)軟件實(shí)現(xiàn)對多數(shù)字收發(fā)通道的波形、頻率、相位等參數(shù)的實(shí)時控制。

1 數(shù)字收發(fā)組件設(shè)計(jì)

P-L波段T/R組件由數(shù)字組件和射頻組件兩大部分組成。射頻組件部分完成發(fā)射信號的放大和回波信號的低噪聲放大；數(shù)字組件部分完成發(fā)射激勵信號的任意波形產(chǎn)生和回波信號的射頻直接采樣。

模擬模塊劃分成射頻電路、控制電路、電源三個部分，其電路原理圖如圖1所示。其中射頻電路主要完成發(fā)射信號的高功率放大過程和回波信號的低噪聲放大接收過程；控制電路主要為射頻電路收發(fā)開關(guān)提供控制信號切換電路的發(fā)射、接收狀態(tài)；電源為射頻電路中的有源元器件和控制電路中的數(shù)控器件提供必要的直流電信號。

圖1 數(shù)字TR組件原理框圖

數(shù)字模塊主要由數(shù)字發(fā)射通道、數(shù)字接收通道、組件電源監(jiān)測電路、時鐘驅(qū)動電路以及接口電路等組成。

數(shù)字模塊使用A/D射頻直接采樣技術(shù)、協(xié)同D/A、A/D、光纖傳輸和存儲器等高速器件是需要重點(diǎn)考慮的問題。接收通道中，射頻前端送來的信號經(jīng)過濾波后進(jìn)入A/D，A/D在P波段直接對射頻信號進(jìn)行采樣，變換得到的數(shù)字信號經(jīng)由FPGA處理通過光纖傳送給信號處理。發(fā)射通道由D/A產(chǎn)生靈活可變的發(fā)射波形，經(jīng)過濾波后進(jìn)入T/R組件?？刂破餍盘栐贔PGA內(nèi)部產(chǎn)生，先接收控制信息，再轉(zhuǎn)換成A/D、光模塊的工作參數(shù)和射頻模塊的控制信息，以及D/A的頻率、波形、狀態(tài)、控制信息，以此控制整個數(shù)字模塊的運(yùn)行。數(shù)字模塊原理框圖如圖2所示。

圖2 數(shù)字模塊原理框圖

中心機(jī)通過陣列控制單元送來的雷達(dá)的狀態(tài)信號、頻率和波形代碼等以高速串行傳輸方式進(jìn)入FPGA內(nèi)部的串并轉(zhuǎn)換電路，D/A控制模塊根據(jù)雷達(dá)工作狀態(tài)以及定時信號控制四通道D/A產(chǎn)生相應(yīng)的基帶發(fā)射信號。

從射頻模塊送來的射頻回波信號首先進(jìn)入單通道A/D變換器，在采樣時鐘ADCLK、定時信號以及多芯片同步信號的控制下對一路回波信號進(jìn)行數(shù)字化采樣，采樣后對數(shù)字回波數(shù)據(jù)進(jìn)行數(shù)字下變頻將回波數(shù)據(jù)轉(zhuǎn)換為正交、兩路數(shù)據(jù)，然后根據(jù)雷達(dá)處于搜索還是跟蹤狀態(tài)對、數(shù)據(jù)進(jìn)行抽取，對應(yīng)于相應(yīng)的信號帶寬，對抽取之后的數(shù)據(jù)再進(jìn)行FIR數(shù)字濾波。對回波數(shù)據(jù)在FPGA內(nèi)部進(jìn)行緩存后再進(jìn)行并串轉(zhuǎn)化和編碼，通過光纖收發(fā)模塊將回波數(shù)據(jù)采用非實(shí)時傳輸方式傳送到信號處理機(jī)。

2 數(shù)字通道同步實(shí)現(xiàn)

對于多通道數(shù)字接收系統(tǒng)，僅取得具有優(yōu)良性能的單通道采集電路是不夠的，寬帶陣列的多個通道難以避免在并行采樣時出現(xiàn)不同步現(xiàn)象，這會極大地影響到系統(tǒng)性能，對于多通道數(shù)字接收系統(tǒng)而言，影響同步的因素主要有工作時鐘、系統(tǒng)參考信號和數(shù)據(jù)傳輸?shù)耐絾栴}。

同步過程需要設(shè)計(jì)外置獨(dú)立同步模塊，用于同步分發(fā)參考時鐘，同步SYNC信號到參考時鐘并同步分發(fā)給各模塊，如圖3所示。用于分發(fā)Sysref時鐘（即高精度公共時鐘）的射頻線纜全部等長，長度誤差小于1 mm，長度在1 cm～150 cm。高精度公共時鐘以方波形式傳輸，用于分發(fā)SYNC同步信號（即觸發(fā)信號）的射頻線纜全部等長，長度誤差小于10 mm，長度在50 cm～200 cm，并且這些線比Sysref時鐘分發(fā)的線長50 cm。同步模塊的觸發(fā)信號輸入來自任意一個模塊或者是用戶信號處理機(jī)。觸發(fā)信號在同步驅(qū)動前受高精度公共時鐘觸發(fā)，從而把觸發(fā)信號同步到高精度公共時鐘域。

在電路、系統(tǒng)和軟件設(shè)計(jì)上，需要多方面綜合考慮同步性，主要措施包括：

1）電路設(shè)計(jì)。單元內(nèi)部各通道對觸發(fā)脈沖的同步響應(yīng)直接影響上行信號相位控制的穩(wěn)定性、下行信號采樣時刻的一致性，對時鐘（FPGA時鐘、D/A系統(tǒng)時鐘、ADC采樣時鐘）和定時脈沖的硬件通路必須控制等長、減小延遲，并盡量減少相位隨環(huán)境溫度的器件（比如模擬濾波器等）；

2）系統(tǒng)設(shè)計(jì)。嚴(yán)格計(jì)算系統(tǒng)時鐘和定時的頻率指標(biāo)，要求定時器系統(tǒng)時鐘、A/D采樣脈沖、D/A系統(tǒng)時鐘、同步參考時鐘等皆為同源時鐘，并且各時鐘頻率間滿足整數(shù)倍關(guān)系。以高速電路設(shè)計(jì)標(biāo)準(zhǔn)，對各關(guān)鍵時鐘的信號完整性進(jìn)行約束；

3）軟件設(shè)計(jì)。在硬件上是很難做到多路高速時鐘完全同步的，而FPGA的軟件化和數(shù)字化處理，使得我們可以靈活地控制FPGA內(nèi)部的時鐘相位，從而改變了DDS、DDC的控制碼與同步脈沖之間的時序關(guān)系，完善了系統(tǒng)的同步設(shè)計(jì)。

采用高精度光纖傳輸定時和控制信號，嚴(yán)格控制硬件電路設(shè)計(jì)、加工流程，保證時鐘、定時脈沖到各單元盡量等距離傳輸。針對本課題選用的核心數(shù)字A/D、D/A器件，利用JESD204B高速A/D、D/A同步接口協(xié)議標(biāo)準(zhǔn)，可實(shí)現(xiàn)大規(guī)模數(shù)字器件組陣，并實(shí)現(xiàn)多通道的信號產(chǎn)生和采樣及高速數(shù)據(jù)傳輸同步。

圖3 時鐘分發(fā)原理圖

3 數(shù)字收發(fā)組件實(shí)現(xiàn)

模擬T/R組件研制初樣實(shí)物如圖4所示，工作頻帶內(nèi)射頻指標(biāo)如圖5所示。

圖5 模擬T/R組件射頻測試指標(biāo)

為驗(yàn)證數(shù)字T/R組件的射頻直接產(chǎn)生和多通道同步能力，研制了數(shù)字T/R組件初樣實(shí)物，如圖6所示。針對組件的任意信號射頻直接產(chǎn)生和模塊級的多通道同步展開相關(guān)測試，測試結(jié)果如圖7所示。

圖7 同步測試結(jié)果

數(shù)字組件上電初始，在未提供同步觸發(fā)信號的前提下，D/A處于不同步狀態(tài)，每次開機(jī)其通道間輸出信號相位不定，對組件進(jìn)行同步復(fù)位，板間兩片D/A根據(jù)同步觸發(fā)完成同步設(shè)置，實(shí)現(xiàn)板間同步。

針對數(shù)字模塊任意波形產(chǎn)生能力測試如圖8所示，依次產(chǎn)生了連續(xù)波、線性調(diào)頻、步進(jìn)頻、非線性調(diào)頻、相位編碼、鋸齒波。

圖8 任意波形產(chǎn)生能力測試

點(diǎn)頻信號回環(huán)測試，通過FPGA產(chǎn)生零中頻信號，經(jīng)過D/A內(nèi)部NCO進(jìn)行上變頻，其中NCO頻率設(shè)置為750 MHz，經(jīng)D/A產(chǎn)生信號經(jīng)過外部射頻線纜進(jìn)行回環(huán)、A/D采集，其中A/D采樣率設(shè)置為2 Gbps/s，A/D內(nèi)部NCO頻率設(shè)置為700 MHz，最終輸出時域IQ波形如圖9所示，對應(yīng)信號頻率為50 MHz。

圖9 恢復(fù)后的D/A輸出點(diǎn)頻脈沖頻域圖

線性跳頻信號回環(huán)測試通過FPGA產(chǎn)生寬帶中頻信號，經(jīng)過D/A內(nèi)部NCO進(jìn)行上變頻，其中NCO頻率設(shè)置為750 MHz，經(jīng)D/A產(chǎn)生信號經(jīng)過外部射頻線纜進(jìn)行回環(huán)、A/D采集，其中A/D采樣率設(shè)置為3 Gbps/s，A/D內(nèi)部NCO頻率設(shè)置為500 MHz，最終輸出時域IQ波形如圖10所示，對應(yīng)信號頻率范圍為150 MHz ～350 MHz。

圖10 恢復(fù)后的D/A輸出寬帶線性調(diào)頻信號

經(jīng)數(shù)字T/R組件聯(lián)調(diào)，可實(shí)現(xiàn)對數(shù)字模塊產(chǎn)生脈沖信號（線性調(diào)頻脈寬10 μs，周期100 μs）的驅(qū)動放大，并實(shí)現(xiàn)40 dBm功率的最終輸出，數(shù)字T/R組件聯(lián)合調(diào)試測試環(huán)境如圖11所示。實(shí)驗(yàn)驗(yàn)證，輸出信號經(jīng)50 dB衰減后，連入數(shù)字T/R組件接收通道，并由A/D采樣后，將D/A產(chǎn)生的點(diǎn)頻脈沖信號和線性調(diào)頻脈沖信號恢復(fù)。經(jīng)實(shí)驗(yàn)驗(yàn)證，數(shù)字T/R組件可實(shí)現(xiàn)對頻率、波形、通道幅度/相位、接收增益等參數(shù)的實(shí)時控制，以完成陣面的參數(shù)化控制。組件控制參數(shù)如表1所示。

圖11 數(shù)字T/R組件聯(lián)合調(diào)試測試環(huán)境

當(dāng)設(shè)置D/A內(nèi)部NCO頻率為NCO，數(shù)字生成中頻信號頻率為data，則通過D/A輸出信號頻率out=NCO+data。通過上述結(jié)果分析可知，被測件在2 Gbps/s及3 Gbps/s工作模式下，工作正常，能夠?qū)崿F(xiàn)需要的波形信號，并可以實(shí)現(xiàn)對射頻信號的直接采樣，恢復(fù)發(fā)射波形。

表1 組件控制參數(shù)

4 結(jié)論

本文通過P-L波段數(shù)字T/R組件的研制，實(shí)現(xiàn)了DC-2000 MHz頻率范圍內(nèi)的任意波形信號的射頻直接產(chǎn)生和射頻直接采樣，并通過JESD204B協(xié)議和同步時鐘驅(qū)動的設(shè)計(jì)，實(shí)現(xiàn)了板間的收發(fā)同步，最終通過上位機(jī)軟件實(shí)現(xiàn)對多數(shù)字收發(fā)通道的波形、頻率、相位等參數(shù)的實(shí)時控制。

[1] Reinhold Ludwig, Pavel bretchko. RF circuit design: Theory and application [M/OL]. Learnengineering.in, 2002.

[2] J-M.Dieudonne, B.Adelseck. Advanced MMIC components for Ka-band communication systems[C]. IEEE microwave systems conference, 1995.

[3] 李涵秋. 微波芯片及模塊技術(shù)創(chuàng)新發(fā)展戰(zhàn)略研究[J]. 電子機(jī)械工程，2001（5）：2-7.

[4] 高勇，王紹東. 采用LTCC 技術(shù)的X波段接收前端MCM 設(shè)計(jì)[J]. 現(xiàn)代雷達(dá)，2008，30（5）：106-108.

[5] Vafa-Sedghi, Abdolali-Abdipour, Ahbas-Mohammadi. A flat conversion gain sub-harmonically pumped image rejection mixer in MM-Wave band[C]. Microwave and Millimeter Wave Technology, 2004. ICMMT 4th International Conference on, Proceedings 18-21 Aug.2004, 312-315.

[6] Cohn S.B. Characteristic Impedance of Shielded Strip Transmission Line[C]. IRE Trans, Microwave Theory Tech., 1954, MTT-2: 52-55.

[7] Bahl I.J.,and R.Garg. Designer’s Guide to Stripline Circuits [J]. Microwaves, 1978（17）: 90-96.

[8] Gunston M. Microwave Transmission-Line Impedance Data[M]. London: VanNostrand-reinhold,1972: 38-39.

Design of Multi Channel P-L Band Digital T/R Module

WANG Yi, JI Shuai

P-L band digital T/R module is implemented in the paper. The direct generation and sampling of any waveform signal in the DC-2000 MHz range are completed. Through the design of JESD204B protocol and synchronous clock driver, the transceiver synchronization between multiple digital channels is realized. Finally, real-time control of waveform, frequency, phase and other parameters of multi-digital transceiver channel is realized by upper computer software.

L Band; Digital T/R Module; RF Direction Generation and Sampling

TN957

A

1674-7976-(2022)-02-138-05

2021-11-17。王軼（1983.02—），陜西西安人，高級工程師，主要研究方向?yàn)閿?shù)字微系統(tǒng)技術(shù)。