陳 卓，王京梅，劉 宇

(電子科技大學(xué) 電子科學(xué)與工程學(xué)院，四川 成都 610054)

隨著物聯(lián)網(wǎng)(Internet of Things，IOT)和5G時(shí)代的到來，便攜式設(shè)備的需求愈加旺盛，這也給電源設(shè)備提出了更高的要求。高效率、低電壓、大電流、多輸出成為了開關(guān)電源的新趨勢(shì)[1-2]。

在開關(guān)電源的拓?fù)浣Y(jié)構(gòu)中，基于Buck-Boost變換器的拓?fù)浣Y(jié)構(gòu)最具代表性。將Buck-Boost變換器中的電感L轉(zhuǎn)換為隔離式變壓器結(jié)構(gòu)[3]，就構(gòu)成了開關(guān)電源中應(yīng)用最廣泛的拓?fù)?，即反激變換器。反激變換器外圍設(shè)備少、成本低、輸入輸出電壓動(dòng)態(tài)范圍大，被廣泛應(yīng)用于中小功率開關(guān)電源。反激變換器還可通過增加變壓器繞組來實(shí)現(xiàn)多路輸出，其拓?fù)浣Y(jié)構(gòu)如圖1所示。相較于傳統(tǒng)的組合多個(gè)DC-DC變換器的方式，采用反激變換器節(jié)省了芯片面積[4]，成本更低、體積更小、效率也更高[5]。

圖1 多輸出反激變換器原理圖

對(duì)于具有多個(gè)輸出的反激變換器，通常只有一路輸出由反饋控制嚴(yán)格調(diào)節(jié)。從理論上講，如果變壓器被認(rèn)為是理想的(漏感和繞組電阻足夠低)，并且整流管的壓降可被忽略，則反饋控制調(diào)節(jié)的主輸出電壓與無反饋控制調(diào)節(jié)的輔助輸出電壓之比是穩(wěn)定的[6]。但是，受到變壓器中漏感以及其他寄生參數(shù)的影響，輔助輸出的變化較大。在多路輸出反激變換器中，電路中各種元件的雜散參數(shù)使輸出電壓分配不匹配匝數(shù)比，偏離了正常值。偏移量與額定值的比值被定義為電源的交叉調(diào)節(jié)特性。為了獲得良好的交叉調(diào)節(jié)特性，文獻(xiàn)[7]采用增加假負(fù)載的方式來改善交叉調(diào)整率，假負(fù)載越大，交叉調(diào)節(jié)越好，但隨之而來的是更加嚴(yán)重的功率損耗。文獻(xiàn)[8～9]分析了互感器電感、繞組電阻、線圈布置及結(jié)構(gòu)對(duì)漏電流交叉調(diào)節(jié)的影響因素。文獻(xiàn)[8～9]所采用的方法既不增加成本又保持了多產(chǎn)量的優(yōu)點(diǎn)，但該方法應(yīng)用場(chǎng)景單一，主要用于主輸出要求嚴(yán)格而輔助輸出要求不嚴(yán)格的情況。文獻(xiàn)[10]提出了一種加權(quán)電壓反饋控制方法，其輸出電壓由每路輸出的加權(quán)因子來調(diào)節(jié)。這是一種經(jīng)濟(jì)的方法，但它只是將誤差進(jìn)行重新分配，并不能真正消除誤差。文獻(xiàn)[11～12]采用堆疊繞組結(jié)構(gòu)來降低變壓器漏感，從而改善電源交叉調(diào)整率，但是該繞組結(jié)構(gòu)的變壓器分布電容較大。文獻(xiàn)[13]提出了一種無源TDK-Lambda解決方案，通過在繞組匝數(shù)相等的線圈同名端并聯(lián)電容來提高交叉調(diào)節(jié)特性。

提高多輸出開關(guān)電源交叉調(diào)節(jié)能力的方法有很多，各方法的優(yōu)缺點(diǎn)使其適應(yīng)了具有相應(yīng)條件的場(chǎng)合[14]。為了適應(yīng)高效率、多輸出、低壓大電流的發(fā)展趨勢(shì)，本文采用同步整流技術(shù)，制作了一款多輸出反激式開關(guān)電源。

1 同步整流及其驅(qū)動(dòng)方式

在低壓大電流輸出電源中，整流二極管的導(dǎo)通壓降會(huì)導(dǎo)致較大的整流損耗。在輸出電壓較低的情況下，二極管整流損耗甚至占總功率損耗的50%以上。為了降低功率損耗，可以用同步整流管(Synchronous Rectifier，SR)替換整流二極管，即采用低導(dǎo)通電阻的MOSFET來降低整流損耗，提高電源效率。同步整流通常被應(yīng)用于BUCK和BUCK衍生的隔離式拓?fù)?。通常，在BUCK衍生的隔離式拓?fù)渲?，正激式、橋式和推挽式變換器可以直接使用變壓器的次級(jí)電壓來驅(qū)動(dòng)SR。然而，由于反激式拓?fù)涔ぷ髟淼奶厥庑?，SR的驅(qū)動(dòng)控制較為復(fù)雜，一般的自驅(qū)方式難以滿足使用要求，因此需要采用專門的同步整流控制芯片。目前，常規(guī)的控制方法主要有以下3種。

1.1 基于漏源電壓

基于漏源電壓的控制方法為對(duì)同步整流MOSFET的漏源電壓VDS進(jìn)行采樣[15-16]，其電路原理如圖2所示。通過監(jiān)控SR的壓降來判斷電流的方向和大小，進(jìn)而判斷SR處于導(dǎo)通狀態(tài)還是關(guān)斷狀態(tài)。如果同步整流沒有驅(qū)動(dòng)信號(hào)，并且SR處于關(guān)斷狀態(tài)，此時(shí)電流流經(jīng)SR體二極管，SR的漏源電壓VDS即為負(fù)的體二極管的正向壓降值。對(duì)此電壓采樣，然后和一個(gè)導(dǎo)通門檻值比較，就可以在體二極管導(dǎo)通后立即開通同步整流。在SR開通后，SR的電壓降即為導(dǎo)通電阻RDS(ON)的壓降。將SR的導(dǎo)通電阻作為采樣電阻，可以獲得電流的方向和大小。當(dāng)電流接近于零時(shí)，設(shè)定關(guān)斷的門檻值VTH-OFF，一旦采樣到VDS達(dá)到關(guān)斷門檻值，就關(guān)斷同步整流。該方法中，同步整流MOSFET的控制和二極管工作方式非常同步。但該方法對(duì)比較器的要求較高，主要是因?yàn)镾R的關(guān)斷門檻值大約為幾mV，這就需要比較器不僅能夠處理mV級(jí)的電壓，還需要具有較快的響應(yīng)速度。

圖2 基于漏源電壓的SR控制原理

1.2 基于伏秒平衡

伏秒平衡的控制方法是基于伏秒平衡來關(guān)斷同步整流[17]。以反激變換器的非連續(xù)導(dǎo)通模式(Discontinuous Conduction Mode，DCM)為例，主開關(guān)MOSFET導(dǎo)通時(shí)，原邊電流線性上升，表示正的伏秒；同步整流MOSFET導(dǎo)通時(shí)，副邊電流線性下降，表示負(fù)的伏秒，通過檢測(cè)正的伏秒、負(fù)的伏秒以及電流過零點(diǎn)來及時(shí)關(guān)斷同步整流。這種方法無需對(duì)mV級(jí)的電壓采樣，因此對(duì)噪音不敏感。盡管如此，這種控制方法也有一些局限性，其難以在CCM模式下應(yīng)用，伏秒平衡也只能在DCM模式下工作。

圖3 基于伏秒平衡的SR控制原理

1.3 自適應(yīng)控制

自適應(yīng)控制的方法是將SR體二極管導(dǎo)通時(shí)間進(jìn)行最小化自適應(yīng)控制[18]，其原理為：當(dāng)檢測(cè)到SR體二極管導(dǎo)通后，經(jīng)過短時(shí)間延時(shí)再去開通SR，并在SR關(guān)斷前，用較小的門檻電壓去關(guān)斷。通過提前開通和延時(shí)關(guān)斷，將SR體二極管的導(dǎo)通時(shí)間逐漸減小。經(jīng)過幾個(gè)周期的調(diào)整，體二極管的導(dǎo)通時(shí)間將達(dá)到最小化，同步整流可以達(dá)到最優(yōu)化。盡管這種方式可以最小化導(dǎo)通損耗，但它需要復(fù)雜的控制和精密的調(diào)節(jié)，且必須對(duì)動(dòng)態(tài)做特殊處理。當(dāng)同步整流的導(dǎo)通時(shí)間隨著周期變化較大時(shí)，還須避免原邊開關(guān)管和副邊SR同時(shí)導(dǎo)通。

雖然基于伏秒平衡和自適應(yīng)控制的方法能獲得更低的整流損耗，但在實(shí)際應(yīng)用中會(huì)受到一系列限制，因此目前應(yīng)用最廣的仍是基于漏源電壓的SR控制方法。

2 多輸出反激同步整流電路設(shè)計(jì)

本文制作了一款42 W三路輸出反激式開關(guān)電源，其基本參數(shù)如下：輸入電壓為18～36 V(典型值24 V)；開關(guān)頻率400 kHz；第1路輸出3.3 V/4.5 A(15 W)，第2路輸出5 V/3 A(15 W)，第3路輸出12 V/1 A(12 W)；主控芯片為TI公司的PWM控制器LM5022；功率MOSFET采用英飛凌公司的OPTI MOS，該系列MOSFET具有結(jié)構(gòu)小巧、RDS極低以及高效率的特點(diǎn)。主開關(guān)MOSFET及同步整流MOSFET的具體型號(hào)參數(shù)如表1所示。

表1 MOSFET型號(hào)及參數(shù)

2.1 同步整流驅(qū)動(dòng)電路設(shè)計(jì)

在反激變換器中，當(dāng)主開關(guān)MOSFET導(dǎo)通時(shí)，SR需處于截止?fàn)顟B(tài)，同步整流驅(qū)動(dòng)電路應(yīng)輸出低電平。當(dāng)主開關(guān)MOSFET關(guān)斷時(shí)，SR需切換為導(dǎo)通狀態(tài)，同步整流驅(qū)動(dòng)電路應(yīng)輸出高電平。為了準(zhǔn)確控制同步整流MOSFET的開通與關(guān)斷，本文采用TI公司的同步整流驅(qū)動(dòng)芯片UCC24610，通過檢測(cè)SR的漏源電壓VDS來產(chǎn)生驅(qū)動(dòng)信號(hào)。UCC24610芯片驅(qū)動(dòng)能力強(qiáng)、供電電壓低，適用于多輸出低壓大電流的場(chǎng)合。

本電路同步整流線路原理圖如圖4所示，UCC24610芯片的VS(7腳)和VD(8腳)分別檢測(cè)SR的源極電壓和漏極電壓，從而對(duì)SR的漏源電壓VDS進(jìn)行采樣。當(dāng)VDS超過-150 mV時(shí)，芯片GATE(5腳)輸出高電平，驅(qū)動(dòng)SR管導(dǎo)通；當(dāng)VDS減小至-5 mV或觸發(fā)SYNC輸入以進(jìn)行CCM操作時(shí)，芯片均輸出低電平，SR關(guān)斷。同時(shí)，TON(3腳)和EN/TOFF(2腳)可分別編程最小導(dǎo)通時(shí)間和截止時(shí)間，這有助于避免由于開關(guān)電壓振鈴和噪聲造成的錯(cuò)誤導(dǎo)通與關(guān)斷。為了減少輕載開關(guān)損耗，當(dāng)檢測(cè)到的VDS實(shí)際導(dǎo)通時(shí)間小于設(shè)置的最小導(dǎo)通時(shí)間時(shí)，自動(dòng)輕載模式將禁用GATE脈沖。當(dāng)開關(guān)電源負(fù)載增加，使得VDS導(dǎo)通時(shí)間超過設(shè)置的最小導(dǎo)通時(shí)間時(shí)，控制器將恢復(fù)正常的SR驅(qū)動(dòng)操作。

圖4 同步整流線路圖

由于樣機(jī)開關(guān)頻率為400 kHz，一個(gè)開關(guān)周期為2.5 μs。為避免同步整流錯(cuò)誤的導(dǎo)通，本文將最小導(dǎo)通時(shí)間設(shè)置為1.125 μs。為及時(shí)關(guān)斷同步整流MOSFET，避免主開關(guān)管與SR同時(shí)導(dǎo)通，本文將截止時(shí)間設(shè)置為0。

2.2 反饋控制電路設(shè)計(jì)

由于本文樣機(jī)為三輸出開關(guān)電源，為了使每路輸出都得到良好的控制，本文采用了加權(quán)電壓反饋控制的方法。根據(jù)設(shè)計(jì)要求，3.3 V路輸出精度要求較高，因此將3.3 V路加權(quán)權(quán)重設(shè)置為40%，將5 V路和12 V路的加權(quán)權(quán)重設(shè)置為30%。反饋控制線路采用TL431+光耦PC817，線路圖如圖5所示。參考電壓Vref=2.5 V，采樣電阻R0取1 kΩ，加權(quán)權(quán)重分別為k1、k2和k3，其中

圖5 反饋控制線路圖

(1)

(2)

則

(3)

同理

(4)

(5)

計(jì)算可得分壓電阻R1、R2、R3分別為800 Ω、3.3 kΩ和12.6 kΩ。

當(dāng)電源輸出電壓變化時(shí)，采樣電壓V0若低于TL431內(nèi)部基準(zhǔn)電壓(2.5 V)，則TL431陰極電壓增大，光耦PC817的發(fā)光二極管兩端電壓降低，內(nèi)部光線強(qiáng)度減弱，最終導(dǎo)致光耦輸出電壓減小。此電壓被送往主控芯片誤差放大器反相輸入端，主控芯片LM5022檢測(cè)到電壓減小，將增大輸出PWM的占空比，從而提高電源輸出電壓。相反地，采樣電壓V0若增大，主控芯片輸出的PWM占空比將減小，電源輸出電壓將降低。此反饋控制可保證輸出電壓得到穩(wěn)定地調(diào)節(jié)。

3 實(shí)驗(yàn)結(jié)果

對(duì)制作好的電源樣機(jī)進(jìn)行測(cè)試。本文使用示波器采集到如圖6所示的主開關(guān)MOSFET與同步整流MOSFET驅(qū)動(dòng)波形圖。由圖6可以看出，兩驅(qū)動(dòng)波形正好互補(bǔ)。在主開關(guān)MOSFET導(dǎo)通時(shí)，同步整流MOSFET能及時(shí)關(guān)斷，避免了兩MOSFET的同時(shí)導(dǎo)通。在主開關(guān)MOSFET關(guān)斷時(shí)，SR也能及時(shí)導(dǎo)通，避免了SR體二極管的長(zhǎng)時(shí)間導(dǎo)通，減少了整流損耗，提高了同步整流的效率。綜上，樣機(jī)同步整流功能運(yùn)行良好。

圖6 主開關(guān)MOSFET與同步整流MOSFET驅(qū)動(dòng)波形圖

將本文樣機(jī)與采用二極管整流方式的樣機(jī)進(jìn)行滿載測(cè)試，兩樣機(jī)輸入電壓均為24 V，輸入電流與各路實(shí)際輸出電壓如表2所示。滿載時(shí)各路負(fù)載分別為3.3 V∶0.73 Ω；5 V∶1.67 Ω；12 V∶12 Ω。由表2可以看出，二極管整流樣機(jī)3.3 V和12 V輸出電壓偏移額定值較大，分別達(dá)到0.2 V和1.4 V。采用同步整流技術(shù)后，3.3 V輸出電壓偏移量降低為0.007 V，12 V輸出電壓偏移量降低為0.08 V，降低了輸出電壓的偏移率，提高了電壓精度。

表2 樣機(jī)滿載測(cè)試結(jié)果

對(duì)于電源轉(zhuǎn)換效率，有計(jì)算可得，滿載時(shí)，本文樣機(jī)與采用二極管整流方式樣機(jī)的效率分別為82.7%、75.1%，前者相比后者滿載效率提高了7.6%。

(6)

在不同負(fù)載情況下，對(duì)兩樣機(jī)各輸出路的實(shí)際輸出電壓值進(jìn)行測(cè)量，并繪制出如圖7所示的兩種整流方式下各路的實(shí)際輸出電壓情況。圖7(a)為3.3 V路半載時(shí)，該路隨5 V路與12 V路從半載到滿載變化下的實(shí)際輸出電壓情況。圖7(b)為5 V路半載時(shí)，該路隨其他兩路從半載到滿載變化的實(shí)際輸出電壓情況。圖7(c)為12 V路半載時(shí)，該路隨其他兩路從半載到滿載變化的實(shí)際輸出電壓情況。

(a)

從圖中可以看出，二極管整流樣機(jī)3.3 V路實(shí)際輸出電壓向下偏離額定值，其12 V路實(shí)際輸出電壓向上偏離額定值。同步整流樣機(jī)各路實(shí)際輸出電壓與額定值偏離量較小。根據(jù)交叉調(diào)整率的定義可知，當(dāng)某一輸出路在其他路負(fù)載變化時(shí)，其輸出電壓也會(huì)產(chǎn)生變化，其變化量ΔV與該路輸出電壓額定值Ve的比值被稱為交叉調(diào)整率。本文用λ來表示交叉調(diào)整率，如式(7)所示。

(7)

計(jì)算兩樣機(jī)原始測(cè)試數(shù)據(jù)，可得各輸出路交叉調(diào)整率，如表3所示。

表3 不同整流方式樣機(jī)交叉調(diào)整率

由表3可知，同步整流樣機(jī)各輸出路交叉調(diào)整率均比二極管整流樣機(jī)低，整機(jī)交叉調(diào)整率降低了4.4%。

綜上可知，相對(duì)于二極管整流樣機(jī)，同步整流樣機(jī)不僅在電源轉(zhuǎn)換效率上有較大提升，且其對(duì)電壓精度與多路輸出交叉調(diào)整率也有一定的改善效果。得益于SR極小的管壓降，同步整流樣機(jī)的輸出電壓與變壓器匝比的匹配效果較好，實(shí)際輸出電壓與額定值的偏移較小，交叉調(diào)節(jié)特性良好。

4 結(jié)束語(yǔ)

本文對(duì)多輸出反激式開關(guān)電源同步整流技術(shù)進(jìn)行了研究，制作出一款三輸出同步整流樣機(jī)，并將其與二極管整流樣機(jī)進(jìn)行了對(duì)比測(cè)試。實(shí)驗(yàn)結(jié)果表明，同步整流技術(shù)不僅提升了電源的轉(zhuǎn)換效率，對(duì)多輸出交叉調(diào)節(jié)特性也能有效改善。由于本文在多輸出設(shè)計(jì)時(shí)增加了假負(fù)載，給轉(zhuǎn)換效率帶來了一定的負(fù)面影響，因此今后仍需進(jìn)一步探究更優(yōu)的轉(zhuǎn)換效率方案。