王旭輝， 程 軍， 楊明超， 張莉麗， 雷冰潔， 耿 莉

（西安交通大學微電子學院，西安 710049）

0 引言

二氧化硅薄膜具有擊穿電壓高、溫度系數(shù)小等特點，是制作電容器介質(zhì)的良好材料［1］。用二氧化硅薄膜做MOS結(jié)構(gòu)的絕緣柵介質(zhì)時，可調(diào)節(jié)MOS器件的溝道導電能力，達到所需的器件制造參數(shù)，也可以用于制作鈍化層或場氧層，讓器件性能保持穩(wěn)定［2］。在集成電路制造中，質(zhì)量良好的二氧化硅薄膜對半導體器件性能有著極其重要的作用［3-4］。但實際的Si-SiO2系統(tǒng)比較復雜：界面上存在著固定電荷和可動電荷、界面態(tài)等，它們對器件的穩(wěn)定性、可靠性都有影響［5-7］。因此需要一種實驗手段，對氧化層的質(zhì)量進行檢測［8］。

對于氧化層質(zhì)量的檢測是微電子專業(yè)教學科研中的重點內(nèi)容，需要通過測量金屬/二氧化硅/硅系統(tǒng)的電容電壓特性（簡稱MOS的C-V特性）及偏壓溫度處理（簡稱BT處理），確定出SiO2層的厚度dox、Si片襯底的摻雜濃度N以及SiO2中的固定電荷Qf和可動電荷Qm等參數(shù)。測試樣品的制備需要滿足Si-MOS的單一結(jié)構(gòu)，SiO2層的致密、均勻、潔凈度高，但又需要有一定的固定電荷/可動電荷離子數(shù)量。目前的實驗中采用襯底Si上外延SiO2作為測試樣品，一般采用汞探針進行測試［9］，由于夾具的無損性，可方便進行后續(xù)工藝。這種測試方法存在較大缺陷：①高溫下存在汞蒸發(fā)，尤其在教學實驗中對實驗環(huán)境有一定污染，對師生健康存在安全隱患；②襯底、SiO2層、汞電極都是裸露的狀態(tài)，對于測試的可靠性和精度有較大影響；③高溫汞探針設(shè)備無法采購，需要自行搭建，成本高昂。同時，目前的二氧化硅氧化物質(zhì)量測定主要采用吉時利590、4200等半導體參數(shù)分析儀進行測試［10］，此類設(shè)備可在100 Hz～10 MHz的寬頻率范圍下進行測量，但價格十分高昂，不適合大規(guī)模使用。

本文設(shè)計了帶有金屬電極的Si-MOS結(jié)構(gòu)并進行了切片封裝，在測試時可以采用常規(guī)的C-V測試儀，無需自行研發(fā)帶有高溫加熱功能的汞探針設(shè)備，同時論證了1MHz以下的頻率測試可行性，大大降低了實驗設(shè)備購置的門檻，還避免了環(huán)境污染及人體傷害的問題。另外，本文對Si-MOS結(jié)構(gòu)的制備工藝及測試條件進行了詳盡的探討，通過大量對照實驗找出最合適的工藝流程參數(shù)及測試參數(shù)，為實驗中的樣品制作及實驗驗證提供參考。

1 Si-MOS結(jié)構(gòu)樣品制備

Si-MOS結(jié)構(gòu)的制備工藝流程如圖1所示，其中氧化是該結(jié)構(gòu)制備的核心工藝，其制備參數(shù)的選擇直接決定了Si-MOS結(jié)構(gòu)的質(zhì)量。本文采用熱氧化工藝進行SiO2薄膜的生長。為了制備出符合要求的樣品，需要對生長襯底、結(jié)構(gòu)形狀和生長工藝進行優(yōu)化。本文選取了不同的參數(shù)進行對照組實驗，具體包括：Si-MOS結(jié)構(gòu)形狀（圓形、正方形）；Si-MOS結(jié)構(gòu)面積（直徑/邊長為1、2、3、4、5 mm）；硅襯底晶向（110、100）；氧化層厚度（100、200、300 nm）。

圖1 Si-MOS結(jié)構(gòu)制備工藝流程

1.1 熱氧化工藝

熱氧化生長方法包括干氧氧化、水汽氧化、濕氧氧化、熱分解氧化等［11］。其中干氧氧化生長的SiO2氧化層具有干燥、致密等優(yōu)點，與濕氧氧化相比，干氧氧化的質(zhì)量較好，均勻性、重復性較好，同時具有良好的光致抗指蝕劑接觸性，光刻時不容易出現(xiàn)浮膠現(xiàn)象。但同時，濕氧氧化的生長速度要比干氧氧化快得多，因此在生長較厚的氧化膜時一般會用到濕氧氧化進行快速生長。在本實驗中，選擇干氧和濕氧氧化結(jié)合作為MOS結(jié)構(gòu)氧化層生長工藝，針對干氧氧化及濕氧氧化的SiO2生長厚度與時間的關(guān)系［12］，得出氧化工藝條件的理論值，具體的工藝生長參數(shù)如表1所示。

表1 不同氧化層厚度的工藝生長參數(shù)

表1中，氧化工藝需在高溫1000℃下進行，100 nm制備工藝采用純干氧氧化的方法，200、300 nm由于氧化層較厚，采用干氧、濕氧相結(jié)合的方法，3種工藝在氧化前后通都入N2進行惰性氣氛保護。在3種氧化條件下，分別采用P型〈100〉、〈111〉晶向進行SiO2薄膜生長，得到6種不同氧化層厚度樣品。并用橢偏儀進行薄膜厚度測量得到氧化厚度，見表2所示。

表2 不同襯底及目標厚度對氧化厚度的影響

由表2可知，相同工藝條件下，〈111〉晶向的硅片襯底生長的SiO2氧化層厚度比〈100〉晶向的厚。只有在干氧氧化條件下，晶向為〈100〉的P型襯底、生長厚度為100 nm的SiO2氧化層的氧化工藝配方與實際生長厚度較為符合。造成這種差異大原因：在不考慮離解效應的條件下，干氧氧化有兩個過程，即氧氣分子擴散通過SiO2、氧氣分子與硅片襯底表面發(fā)生化學反應［13］。在氧化的初始階段，SiO2氧化層較薄，硅襯底表面的化學反應的過程是主要影響因素；而在氧化時間較長、SiO2氧化層較厚時，氧氣分子擴散到硅片襯底表面的過程是影響干氧氧化速率的主要因素。因此，實際干氧氧化過程中SiO2厚度的增長近似拋物線模型，厚度越高，氧化速率背離理論曲線的情況就越明顯［14］。另外，在實際測試中，發(fā)現(xiàn)濕氧氧化工藝制作的氧化層厚度不夠均勻，本文最終選擇P型〈100〉晶向的硅片進行氧化層生長。

1.2 光刻及金屬電極制作

光刻是半導體器件和集成電路生產(chǎn)過程中的關(guān)鍵工藝。它在硅片表面光刻膠上形成幾何圖形，在下一步的刻蝕或反刻金屬工藝中起到保留需要的二氧化硅氧化層的作用。由于Si-MOS結(jié)構(gòu)中的金屬面積及形狀會影響氧化層的性能，本文在50.8 mm（2 in）Si晶圓上設(shè)計了多種圖形進行光刻作為對照組實驗。本實驗采用正膠進行Si-MOS結(jié)構(gòu)光刻，掩模板分為4個區(qū)域，每個區(qū)域內(nèi)分別有直徑/邊長為1、2、3、4、5 mm的方形和圓形電容各1個。光刻掩模板如圖2所示。

圖2 光刻工藝掩模板

金屬化是集成電路制造工藝中在絕緣介質(zhì)薄膜上淀積金屬薄膜，然后光刻圖形，形成金屬互連線和填塞接觸孔或者通孔的過程。本文在Si-MOS結(jié)構(gòu)的SiO2氧化層蒸發(fā)形成一層金屬鋁電極，是為了在測試Si-MOS結(jié)構(gòu)的高頻電容-電壓（C-V）曲線時固定Si-MOS結(jié)構(gòu)的面積。實驗采用真空蒸發(fā)法制作Si-MOS結(jié)構(gòu)柵電極，在正面和背面分別蒸鍍Al金屬和Ag金屬，完成正面和背面電極的制作。之后進行快速熱退火，形成背電極的歐姆接觸。真空蒸發(fā)完成并去除表面光刻膠掩蔽層的Si-MOS結(jié)構(gòu)實驗樣品如圖3所示。

圖3 Si-MOS結(jié)構(gòu)實驗樣品實物圖

1.3 樣品封裝

用劃片機對樣品進行劃片，封裝管殼和蓋板采用金屬封裝，本實驗用型號為To-247，保證高溫下的性能穩(wěn)定。采用Wire bonding工藝進行引線鍵合，用球焊機將管殼的引腳與樣品的背電極用金線連接，另一個引腳與柵電極連接。

2 Si-MOS結(jié)構(gòu)固定電荷/可動電荷測試

2.1 測試原理

實際的Si-MOS結(jié)構(gòu)中存在固定氧化電荷和可動電荷，導致平帶電壓變小，因此高頻C-V特性曲線會向左偏移。偏移的程度取決于固定氧化物電荷和可動電荷的數(shù)量，可以通過B-T處理消除可動電荷的影響得到兩條偏移程度不一樣的高頻C-V特性曲線，再根據(jù)高頻C-V曲線得出平帶電壓的值，從而計算出固定電荷和可動電荷的密度。測試設(shè)備原理如圖4所示。

圖4 固定電荷/可動電荷測試設(shè)備工作原理

由于固定正電荷與可動電荷同時存在于實際的Si-MOS結(jié)構(gòu)中，因此，測定固定正電荷時，必須先消除可動電荷對測量結(jié)果的影響。在測量Si-MOS結(jié)構(gòu)前，先對Si-MOS結(jié)構(gòu)進行負偏壓-溫度處理。由于在高溫情況下可動離子將獲得更多的能量，在負偏壓作用下移動到Al-SiO2界面附近（此時可動離子對Si表面的電荷影響作用較小，幾乎可以忽略），此時的Si-MOS結(jié)構(gòu)的C-V特性曲線只反映固定正電荷造成的影響。

當考慮Si-MOS結(jié)構(gòu)金屬柵電極與Si之間的接觸電勢差UMS時，Si-MOS結(jié)構(gòu)的C-V特性曲線將還向-Ug方向平移UMS個單位長度，根據(jù)文獻［15］，平帶電壓為

式中，Ci為電容量。則氧化層中的固定氧化物電荷：

為了測量SiO2氧化層中的可動電荷，本文在Si-MOS進行正偏壓-溫度處理，把可動電荷遷移到Si-SiO2界面，此時測量的Si-MOS柵氧層結(jié)構(gòu)的C-V特性曲線反映了固定正電荷和可動電荷的共同影響。假設(shè)可動電荷量為QM，則Si-SiO2界面附近的電荷量為Qf+QM，則相應的平帶電壓為

因此，可動電荷

2.2 測試結(jié)果及分析

在實際測試中測試儀器由直流電壓源、高低溫探針臺和大功率器件分析儀組成。其中直流電壓源給Si-MOS結(jié)構(gòu)外加10 V的偏壓（正B-T處理時外加偏壓為正10 V，負B-T處理時，外加偏壓為負10 V）的同時，給探針臺上的待測器件加熱至90℃并保持10 min；然后降溫至30℃，用器件分析儀在1 MHz條件下測試高頻C-V曲線，如圖5所示。由圖可知，正負B-T處理不影響Si-MOS的最大電容和最小電容。通過式（1）～（4），可以計算得出邊長為4 mm的正方形Si-MOS結(jié)構(gòu)的最大電容為5.14 nF，最小電容為1.96 nF，可得固定氧化物電荷Nf=1.2×1016m-2，可動電荷密度Nm=1.77×1015m-2。不同尺寸、形狀的樣品計算結(jié)果如表3所示。

圖5 邊長4 mm、厚度為100 nm的Si-MOS的BT C-V特性曲線

表3 P型〈100〉襯底、100 nm厚度Si-MOS參數(shù)計算結(jié)果

從表3中可以看出，P型〈100〉襯底、100 nm厚度Si-MOS結(jié)構(gòu)的固定電荷在1016m-2量級，可動電荷在1015m-2量級。其中樣品形狀對固定電荷測試的穩(wěn)定性有較大影響，圓形時測試結(jié)果穩(wěn)定，而方形電容波動較大，電容面積尺寸對固定電荷/可動電荷測試結(jié)果沒有太大影響。因此，選擇圓形電容作為樣品結(jié)構(gòu)。

3 影響電容測試可靠性的因素

3.1 樣品因素

制作的樣品用上述測試方法進行了多次實驗，驗證了樣品的可靠性。在重復測試過程中，發(fā)現(xiàn)一些因素對樣品的測試結(jié)果具有較大影響，具體包括：

（1）電容面積。在多次重復測試中，發(fā)現(xiàn)電容面積與測試可靠性有關(guān)：面積較大時，電容更易受環(huán)境影響，如濕度、溫度等，在工藝完成一段時間之后C-V性能曲線會出現(xiàn)較大差異；而面積較小時，這種情況相對要少一些，但小面積的電容不利于探針測試及鍵合機引線等，給樣品制作造成了一定困難。因此，在金屬鍍膜后，應盡快進行鈍化處理或引線后灌入塑封膠，隔絕空氣避免此類問題的發(fā)生。

（2）氧化層厚度。在測試中發(fā)現(xiàn)氧化層厚度也會影響測試的穩(wěn)定性，一些C-V特性曲線與正常曲線形狀具有較大差異，如在氧化層較厚的Si-MOS結(jié)構(gòu)中出現(xiàn)高頻C-V曲線在0V之后的最小電容繼續(xù)向下方延伸。原因是在Si-SiO2界面產(chǎn)生的界面態(tài)不僅可以俘獲電子和陷阱的空穴，還可以產(chǎn)生少子的產(chǎn)生-復合中心。這些界面態(tài)的能帶分布在整個Si的禁帶中，界面態(tài)的能帶會受到半導體表面能帶的彎曲影響，而表現(xiàn)出上下移動［16］。因為熱平衡的費米能級是不會隨著半導體表面能帶的改變而改變，因此隨著外加偏壓的改變，界面態(tài)的電子和空穴的填充情況會受到影響，從而在Si-MOS內(nèi)部感應出正電荷或負電荷隨著外加偏壓的改變而改變［17］。由于感應產(chǎn)生的正電荷或負電荷會影響Si-MOS結(jié)構(gòu)的電容，所以測量得出的高頻C-V特性曲線會表現(xiàn)出繼續(xù)向下波折或是向右偏移的現(xiàn)象。

3.2 測試因素

在測試中驗證了不同C-V測試頻率對教學實驗結(jié)果的影響。本文除了用C-V測試儀外在100 kHz的頻率下也進行了實驗。在P型〈100〉襯底100 nm Si-MOS結(jié)構(gòu)下測試的結(jié)果如圖6所示，兩條曲線幾乎完全重合。因此，100 kHz頻率下的C-V測試結(jié)果是正確的，采用100 kHz C-V測試儀代替1 MHz進行測試，也能夠滿足實驗教學需要。但是，在測試氧化層更厚的樣品時，會出現(xiàn)最大、最小電容不重合的情況，曲線整體下移，如圖7所示。這是由于在100 kHz時界面的電荷及界面態(tài)等影響因素有更長的時間進行移動，而1 MHz情況下由于頻率較高，電荷來不及移動，測得的電容較小。這種情況的原因是100 nm采用純干氧氧化，氧化層質(zhì)量較好，陷阱電荷、界面態(tài)少，因此測試結(jié)果正常；而200 nm樣品涉及濕氧氧化，氧化層質(zhì)量下降，加之氧化層厚度高，電荷移動所需時間長，因此會產(chǎn)生整體下移的現(xiàn)象。針對目前的樣品，可采用100 kHz的C-V測試儀代替1 MHz的C-V測試儀，降低設(shè)備購置成本。

圖6 不同頻率下100 nm Si-MOS的BT C-V特性曲線

圖7 不同頻率下200 nm Si-MOS的BT C-V特性曲線

4 結(jié)語

本文針對MOS結(jié)構(gòu)C-V法測定SiO2中固定電荷及可動電荷密度實驗進行改進研究，主要工作包括：①制備了適用于固定電荷與可動電荷測試實驗的Si-MOS結(jié)構(gòu)，并最終制作了封裝的Si-MOS結(jié)構(gòu)樣品。該樣品可在普通C-V測試儀器中進行測試，避免了汞探針的使用；②分析了影響Si-MOS結(jié)構(gòu)性能的工藝制備因素，包括氧化工藝、氧化層厚度及晶向?qū)i-MOS生長的影響，將工藝參數(shù)調(diào)試至最優(yōu)狀態(tài)；③對Si-MOS結(jié)構(gòu)樣品進行BT C-V測試，并計算固定電荷及可動電荷密度，分析了影響測試性能的因素，包括電容面積、氧化層厚度及測試頻率等，為工藝及測試提供可行、低成本的實驗方案。

本文自制的實驗樣品能夠避免原有實驗中汞探針的使用，對安全性及環(huán)保性有較大改善。樣品的尺寸、工藝具有一定指導意義，可為需要制作樣品的教師提供參考。同時，驗證了100 kHz頻率在BT C-V測試中的可行性，避免了使用高頻C-V測量設(shè)備，為降低設(shè)備成本提供可行性操作。