四川信息職業(yè)技術(shù)學(xué)院電子與物聯(lián)網(wǎng)學(xué)院 黃超 車亞進(jìn) 朱清溢

該文提出一種新的DAC元件設(shè)計(jì)方案，該設(shè)計(jì)包含計(jì)數(shù)器電路、比較電路、PWM波整型電路三部分。計(jì)數(shù)器產(chǎn)生模為M進(jìn)制的計(jì)數(shù)周期，這里再將對(duì)應(yīng)的輸出狀態(tài)值Qn輸入到多位比較電路，計(jì)數(shù)器不斷增加的數(shù)據(jù)與多位比較電路中預(yù)置好的初始值不斷比對(duì)，多位比較電路輸出高低電平形成相應(yīng)占空比的PWM波，最后將產(chǎn)生的PWM波通過(guò)整型電路得到對(duì)應(yīng)的模擬量，從而實(shí)現(xiàn)DAC功能。該設(shè)計(jì)通過(guò)理論計(jì)算設(shè)計(jì)，再通過(guò)Multisim仿真，達(dá)到預(yù)期功能。本設(shè)計(jì)具有成本低、結(jié)構(gòu)簡(jiǎn)單等優(yōu)勢(shì)。該方案能夠避開使用單片機(jī)輸出PWM波的高成本，是簡(jiǎn)單有效的DAC設(shè)計(jì)新方案，能夠滿足低頻DAC轉(zhuǎn)化要求。

數(shù)模轉(zhuǎn)換器DAC是一種將輸入的數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)輸出的電路或器件，它被廣泛地應(yīng)用在信號(hào)采集和處理、數(shù)字通信、自動(dòng)監(jiān)測(cè)、體感設(shè)備、自動(dòng)控制和多媒體技術(shù)等領(lǐng)域。數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器溝通了自然模擬世界和計(jì)算機(jī)數(shù)字世界，構(gòu)成了通用的最基本模塊。隨著通信、多媒體技術(shù)和計(jì)算機(jī)技術(shù)的快速發(fā)展，轉(zhuǎn)換器被廣泛應(yīng)用于國(guó)防、生活、工業(yè)自動(dòng)化等各領(lǐng)域。計(jì)算機(jī)中處理的各種數(shù)字信號(hào)，最終要通過(guò)轉(zhuǎn)換技術(shù)變成可輸出的模擬信號(hào)，回送給模擬系統(tǒng)，以實(shí)現(xiàn)對(duì)模擬系統(tǒng)的控制。因此，轉(zhuǎn)換器是數(shù)字電子系統(tǒng)和模擬電子系統(tǒng)之間的重要接口電路。但是隨著半導(dǎo)體工藝和器件尺寸的迅速發(fā)展，數(shù)字電路在高速和低功耗方面有了很大進(jìn)展，這樣就迫切需要接口模塊加快自身的發(fā)展速度趕上數(shù)字電路的需要，以此來(lái)滿足整個(gè)系統(tǒng)。在轉(zhuǎn)換器中速度、精度、功耗、芯片面積是最主要的因素，只有不斷的提高速度和精度，降低功耗、減小芯片面積才能從根本上提高轉(zhuǎn)換器的性能，因此DAC研究工作一直是電子行業(yè)的研究熱點(diǎn)之一。以往的部分轉(zhuǎn)換器利用電阻電壓或電容的工作方式來(lái)實(shí)現(xiàn)轉(zhuǎn)換器的功能，這樣制約了發(fā)展速度，無(wú)法滿足當(dāng)今的需求[1-5]。其他常見原理的DAC轉(zhuǎn)化器有積分型、逐次逼近型、并行比較型/串并行型、Σ-Δ調(diào)制型、電容陣列逐次比較型及壓頻變換型，基于單片機(jī)的高精度A/D[6-8]。本文另辟蹊徑，采用計(jì)數(shù)器與比較器電路結(jié)合方式，設(shè)計(jì)出一種新型工作原理的DAC元件。

1 研究?jī)?nèi)容

本文提出一種新的DAC設(shè)計(jì)方案，該設(shè)計(jì)包含三部分：計(jì)數(shù)器電路部分、比較電路部分、PWM波整型電路部分。主要通過(guò)計(jì)數(shù)器產(chǎn)生模為M進(jìn)制的計(jì)數(shù)周期，這里再將對(duì)應(yīng)的輸出狀態(tài)值Qn輸入到多位比較電路，計(jì)數(shù)器不斷增加的數(shù)據(jù)與多位比較電路中預(yù)置好的初始值不斷比對(duì)，多位比較電路輸出高低電平形成相應(yīng)占空比的PWM波，最后將產(chǎn)生的PWM波通過(guò)整型電路得到對(duì)應(yīng)的模擬量，從而實(shí)現(xiàn)DAC功能。假設(shè)輸入的激勵(lì)頻率為f,計(jì)數(shù)器電路模為M，計(jì)數(shù)器電路輸出循環(huán)頻率f0為：

根據(jù)以上公式可以得到，本設(shè)計(jì)中的DAC分辨率Rbits[9,10]為：

本設(shè)計(jì)方案要求比較電路部分輸入位數(shù)與計(jì)數(shù)器電路輸出位數(shù)相同，才能實(shí)現(xiàn)PWM波0-100%調(diào)制，也就是計(jì)數(shù)器電路計(jì)數(shù)輸出的一個(gè)周期就是比較電路一個(gè)PWM波完成輸出的一個(gè)周期，因此，比較電路部分輸出PWM波頻率也為f0，因此本文中DAC元件轉(zhuǎn)換頻率為f0。

根據(jù)公式(2),如表1所示列舉了基于本方案設(shè)計(jì)的DAC元件的幾種輸入頻率及對(duì)應(yīng)理論數(shù)模轉(zhuǎn)換頻率，這里理論值是基于PWM波頻率計(jì)算，未考慮PWM轉(zhuǎn)模擬信號(hào)環(huán)節(jié)。從表1可以看出，隨著DAC輸出分辨率要求的提升，轉(zhuǎn)化頻率呈現(xiàn)指數(shù)下降，分辨率每提升1位，轉(zhuǎn)化頻率降低一半，同時(shí)提升激勵(lì)頻率，亦可以提升轉(zhuǎn)化頻率，當(dāng)然激勵(lì)頻率會(huì)受到元件使用通頻帶限制，以及本方案中輸出部分整流濾波電路限制。為了獲取較高的轉(zhuǎn)化頻率，本設(shè)計(jì)基于8位的分辨率設(shè)計(jì)。

表1 輸入頻率及對(duì)應(yīng)理論數(shù)模轉(zhuǎn)換頻率Tab.1 Input frequency and corresponding theoretical DA conversion frequency

基于以上理論，本文采用Multisim進(jìn)行了仿真電路實(shí)驗(yàn)，計(jì)數(shù)器電路部分設(shè)計(jì)如圖1所示，采用2片4位同步二進(jìn)制計(jì)數(shù)器74LS161N芯片串聯(lián)方式，74LS161N的ENP與ENT同時(shí)為1時(shí)，芯片開始計(jì)時(shí)，CLR引腳為清零端，低電平有效，因此處于計(jì)數(shù)器狀態(tài)置1，LOAD引腳為并行讀取數(shù)據(jù)，低電平有效，本方案中前端計(jì)數(shù)器U1的ENP、ENT、CLR、LOAD均置1，后端計(jì)數(shù)器U2的CLR、LOAD置1，ENP、ENT由 前 端 的U1進(jìn) 位引腳RC0接入，當(dāng)U1計(jì)數(shù)產(chǎn)生滿16，U1的RC0置1，U2的ENP、ENT、CLR、LOAD均置1，此時(shí)為計(jì)數(shù)器狀態(tài)，下一次時(shí)鐘脈沖計(jì)數(shù)一次，當(dāng)U1滿16溢出，重新開始計(jì)數(shù)后，U1的RC0置0，U2此時(shí)處于保持狀態(tài)，從而同8位計(jì)數(shù)器功能，該方案由U1、U2組成的計(jì)數(shù)器模M=256，產(chǎn)生的8位計(jì)數(shù)狀態(tài)碼從低到高位分別為圖1中網(wǎng)絡(luò)，b，c，d，e，f，g，h。激勵(lì)頻率U5為可調(diào)頻率，仿真過(guò)程中可改變調(diào)試，這里U5假設(shè)輸入頻率為25.6MHz（74LS161N支持32MHz），那么本方案計(jì)數(shù)器計(jì)數(shù)頻率也就是100kHz。

比較電路如圖2所示，U3、U4組成初值可預(yù)置的8位比較器，U3和U4是四位二進(jìn)制芯片74LS85N，并聯(lián)設(shè)計(jì)得到8位比較器，該比較電路比較值為A與B，A的8位輸入位為圖2中網(wǎng)絡(luò)a，b，c，d，e，f，g，與圖1中輸出數(shù)位一一對(duì)應(yīng)，其輸入值B為可設(shè)置的對(duì)比值，也就是本設(shè)計(jì)DAC的數(shù)字輸入值，B對(duì)應(yīng)的8位從低到高分別為圖2中a0，b0，c0，d0，e0，f0，g0，h0。低四位U3的輸出級(jí)依次接入到高四位U4輸入級(jí)，參考芯片手冊(cè)真值表可以看出，74LS85N級(jí)聯(lián)情況下，比較位從高位U4開始，高4位芯片U4在能夠?qū)，B值進(jìn)行比較大小情況下，其輸出值OATGB、OAEQB、OALTB不受級(jí)聯(lián)輸入端AGTB、AEQB、ALTB關(guān)聯(lián)，但是如果高4位比較芯片U4所比較的4位數(shù)相等，此時(shí)U4輸出值OATGB、OAEQB、OALTB與 輸 入 值A(chǔ)GTB、AEQB、ALTB相等，也就是大小狀態(tài)取決于低4位比較器U3比較結(jié)果。通過(guò)以上原理，實(shí)現(xiàn)兩片4位的74LS85N比較器構(gòu)成8位的比較器。最終輸出端這里采用高位芯片U4的A

比較電路中的輸入電路如圖3所示，由8個(gè)二選一開實(shí)現(xiàn)高低電平選擇，組成編碼器，用于實(shí)現(xiàn)比較值B得對(duì)應(yīng)位a0，b0，c0，d0，e0，f0，g0預(yù)置，也就是DAC的數(shù)字模擬輸入功能，是本方案中DAC的數(shù)字設(shè)置端。系統(tǒng)開始運(yùn)行后，比較器對(duì)A，B值進(jìn)行比較，A是0-255計(jì)數(shù)器電路產(chǎn)生的數(shù)字，從0開始計(jì)數(shù)，A

為方便觀察仿真輸出效果，圖中加入模擬示波器XSC1、XSC2、電壓探針1、探針2。輸出部分的整形電路由R1、C1、R2、C2，組成的二階RC濾波電路，可過(guò)濾掉PWM波中的高階諧波[9]。

2 仿真效果

系統(tǒng)運(yùn)行前，首先對(duì)整體輸出PWM波波形進(jìn)行檢測(cè)校準(zhǔn)，輸入頻率為12.8MHz，示波器X軸分度值為20us/div，Y軸分度值為2V/div,開始時(shí)模擬輸入值為128，中間變?yōu)?28+64，最后變?yōu)?4，對(duì)應(yīng)XSC1輸出波形如圖4所示，根據(jù)前面理論分析，輸出方波頻率為50kHz,也就是方波周期為20us,從輸出結(jié)果反饋圖4來(lái)看，輸入值B三次調(diào)整后輸出方波周期為20us，當(dāng)B的值為128、128+64、64時(shí)，按照前面理論，對(duì)應(yīng)占空比應(yīng)該分別為1:1、3:1、1:3，按圖4中輸出圖形可以看出在8位狀態(tài)情況下，占空比對(duì)因?yàn)?:1、3:1、1:3，與理論值是一致，幅值5V，因此驗(yàn)證計(jì)數(shù)器加上比較器設(shè)計(jì)方案可以輸出占空比可調(diào)的PWM波，圖中第三個(gè)異常波為切換開關(guān)所致。

為了更加直觀觀測(cè)輸出的模擬數(shù)據(jù)波形，后面將XSC1、XSC2分度值均設(shè)置為200us/div，B值輸入初始模擬數(shù)字量為128，當(dāng)仿真時(shí)間t=650us時(shí)，B值輸入模擬數(shù)字量變?yōu)?28+64，當(dāng)仿真時(shí)間t=1280us時(shí)，B值輸入模擬數(shù)字量變?yōu)?4。XSC1測(cè)試輸出端的PWM波形，XSC2測(cè)試整形后的模擬信號(hào)情況。如圖5所示為XSC1輸出波形圖，從圖5看出PWM波對(duì)應(yīng)切換時(shí)段的波形是正常工作的，在對(duì)應(yīng)時(shí)間節(jié)點(diǎn)實(shí)現(xiàn)正常輸出不同PWM波。如圖6所示為搭載模擬信息的PWM波經(jīng)過(guò)整形濾波后的波形，從圖6中對(duì)應(yīng)的模擬轉(zhuǎn)化結(jié)果來(lái)看，切換狀態(tài)值到基本穩(wěn)定狀態(tài)，在本組RC組成的濾波方案中，電路完成模擬量轉(zhuǎn)化約需要時(shí)間為200×3=600us，也就是ADC轉(zhuǎn)化滯后時(shí)間為0.6ms。

如表2所示為電氣元件參數(shù)及探針2對(duì)應(yīng)模擬輸入數(shù)字量穩(wěn)定后有效值，測(cè)試中R1/R2，C1/C2對(duì)應(yīng)數(shù)據(jù)為50/100Ω，2/0.5uf,輸入激勵(lì)頻率為25.6MHZ和12.8Mhz，探針1測(cè)得頻率數(shù)據(jù)與理論值匹配，探針2數(shù)據(jù)為穩(wěn)定后顯示有效電壓值，模擬輸入值為輸入數(shù)字量B。從表中可以看出，該RC組態(tài)下的DAC轉(zhuǎn)化參數(shù)，整體轉(zhuǎn)化滯后0.6ms左右，不同激勵(lì)頻率，同一輸入B值，輸出轉(zhuǎn)化后模擬值略有差別，數(shù)據(jù)反饋來(lái)看，有正有負(fù)不確定，最大相差60mv，同一激勵(lì)頻率同一個(gè)B值，也存在小的差異，最大為40mv。

表2 8位DAC仿真數(shù)據(jù)Tab.2 8-bit DAC simulation data

3 研究結(jié)論

基于計(jì)數(shù)器與多位比較器設(shè)計(jì)的DAC轉(zhuǎn)化新方案，采用2個(gè)4位計(jì)數(shù)器74LS161N級(jí)聯(lián)成為8位計(jì)數(shù)器，作為輸入值A(chǔ)，采用2個(gè)4位比較器74LS85N級(jí)聯(lián)成為8位比較器，兩者前后對(duì)接。模擬開關(guān)作為輸入值B，輸出結(jié)果采用二階RC整流濾波方案，對(duì)本文新型DAC方案進(jìn)行理論論證，從圖形及模擬儀表反饋數(shù)據(jù)分析得出，本方案能夠準(zhǔn)確實(shí)現(xiàn)數(shù)字控制占空比的PWM波，在本方案中采用的RC濾波整流方案中，R1/R2/C1/C2分別等于50Ω/100Ω/2uf/0.5uf情況下，DAC轉(zhuǎn)化滯后0.6ms，穩(wěn)定后的值不同激勵(lì)頻率下略有不同，同樣激勵(lì)頻率下，同一輸入B的初值，輸出也有細(xì)微差別，這里最大40mv。本方案中提出的新的DAC方案，另辟蹊徑設(shè)計(jì)方法獨(dú)特，具有成本低、結(jié)構(gòu)簡(jiǎn)單等優(yōu)勢(shì)，能夠滿足低頻DAC轉(zhuǎn)化要求，同時(shí)為本行業(yè)科研人員提供一種新的DAC設(shè)計(jì)思路。