趙媛媛，武傳龍，朱青

（濰坊市知識(shí)產(chǎn)權(quán)保護(hù)中心，山東濰坊，261000）

0 引言

發(fā)光二極管（Light Emitting Diode，LED）由于擁有高光效、低耗能、長(zhǎng)壽命、無(wú)毒綠色等優(yōu)點(diǎn)正逐步成為傳統(tǒng)照明市場(chǎng)的主流照明光源，在景觀照明、道路照明、室內(nèi)照明等領(lǐng)域得到愈來(lái)愈多的應(yīng)用。高壓LED（High-Voltage LED）以其小電流驅(qū)動(dòng)、簡(jiǎn)潔的驅(qū)動(dòng)電路設(shè)計(jì)等優(yōu)點(diǎn)逐漸成為照明領(lǐng)域的新突破。相對(duì)于傳統(tǒng)LED芯片，高壓LED芯片在許多情況下可直接用高壓驅(qū)動(dòng)，其電流分布、散熱及發(fā)光更加均勻[1]。驅(qū)動(dòng)電路更簡(jiǎn)單、減少了電壓轉(zhuǎn)換的能源損失，降低了成本及功耗。而與傳統(tǒng)封裝級(jí)高壓LED相比， 芯片級(jí)高壓LED更節(jié)省空間， 封裝成本大大降低，同時(shí)避免了COB結(jié)構(gòu)芯片間BIN內(nèi)如波長(zhǎng)、 電壓、 亮度跨度帶來(lái)的一致性問題[2]。

目前主流的LED芯片制備工藝和制備技術(shù)中存在制程工藝復(fù)雜、電極連接橋易斷裂、漏電，發(fā)光效率低等問題。本文設(shè)計(jì)了一種大面積高壓GaN基LED芯片，采用雙層正膠工藝制作隔離槽光刻圖形、合并制作CBL層與隔離槽橋側(cè)壁絕緣層、PAD電極與電極搭橋，優(yōu)化設(shè)計(jì)DBR層等工藝制作了一款性能穩(wěn)定、發(fā)光效率高的高壓LED芯片，其芯片尺寸1200μm×425μm，并采用4inch藍(lán)寶石襯底外延晶片制作，主要內(nèi)容包括芯片設(shè)計(jì)、芯片工藝、芯片參數(shù)測(cè)試結(jié)果等。

1 芯片原理與設(shè)計(jì)

高壓LED是指把一個(gè)大尺寸芯片的外延層通過(guò)刻蝕深溝槽的方式分割為多個(gè)獨(dú)立的芯粒，并通過(guò)蒸鍍電極連接橋的方式將各個(gè)芯粒以串聯(lián)的方式連接起來(lái)而構(gòu)成的LED芯片，由于單個(gè)芯粒的電壓在工作電流的驅(qū)動(dòng)下一般為3V，但是，串聯(lián)后獲得的LED芯片的工作電壓可以達(dá)到3V的數(shù)倍，故稱為高壓LED芯片。

如圖1(a)所示，該高壓LED芯片采用三晶串設(shè)計(jì)，芯片尺寸為1200μm×425μm，共設(shè)計(jì)有六張光罩，分別是用于隔離槽圖形制作ISO光罩，用于N臺(tái)面圖形制作的MESA光罩，用于電流阻擋層圖形（含隔離槽側(cè)壁絕緣層）制作的CBL光罩，用于透明導(dǎo)電層圖形制作的ITO光罩，用于電極、擴(kuò)展電極線以及PN橋連電極層圖形制作的Metal光罩以及用于表面鈍化層圖形制作的Passi光罩。其中P電極擴(kuò)展線采用三線設(shè)計(jì)，N電極擴(kuò)展線采用雙線設(shè)計(jì)，PN橋連電極采用雙線設(shè)計(jì)，其鋪設(shè)在隔離槽內(nèi)分別與P/N電極擴(kuò)展線相連。

制作后芯片結(jié)構(gòu)示意圖如圖1(b)所示，其從下到上的結(jié)構(gòu)分別反射布拉格光柵DBR、襯底（sapphire）為藍(lán)寶石、N型GaN（N-GaN）、發(fā)光量子阱（MQW）、P型GaN（P-GaN）、電流阻擋層（CBL）、透明導(dǎo)電層（ITO）、金屬電極（P-Pad與N-Pad）以及鈍化層（passivation），其中金屬電極為圓形Pad+擴(kuò)展電極線設(shè)計(jì)。晶粒之間為隔離槽（ISO），P、N電極互聯(lián)單元?jiǎng)t包括橋連電極層與側(cè)壁絕緣層SPWV（side wall passivition）。

2 芯片工藝流程

2.1 整體流程

該高壓發(fā)光二極管的制造工藝流程如圖2所示，其中外延生長(zhǎng)采用金屬有機(jī)化合物化學(xué)氣相沉淀在藍(lán)寶石襯底上依次生長(zhǎng)N-GaN、發(fā)光量子阱、P-GaN；N-GaN臺(tái)面制作，隔離槽以及passivation均采用等離刻蝕（ICP），CBL與ITO則采用濕法刻蝕。CBL與 passivition采用PECVD沉積SiO2，ITO由Sputter濺射得到，電極與DBR則采用電子束蒸鍍，電極、擴(kuò)展電極線以及PN橋連電極層采用的鉻、鋁、鉻、鉑、金的多層設(shè)計(jì)，DBR則采用SiO2與TiO2的多層設(shè)計(jì)。其中，側(cè)壁絕緣層SPWV（side wall passivition）合并于電流阻擋層一起制作，橋連電極層合并于電極一起制作，能夠有效地減少工序，減少成本。

2.2 隔離槽制作

其中與普通的LED最大的不同即增加了隔離槽的制作工藝， 目前普遍采用的方法為干法刻蝕[3]，深度需達(dá)到藍(lán)寶石襯底， 刻蝕深度由外延片結(jié)構(gòu)而定， 一般為7μm左右。 深槽的形貌關(guān)系到后續(xù)工藝的順利進(jìn)行和器件的光電特性， 一般深槽側(cè)壁形貌設(shè)計(jì)成斜面型，且傾斜角度應(yīng)控制在30°～50°之間。通過(guò)多次反復(fù)調(diào)試光刻工藝與刻蝕工藝，其最終的刻蝕效果如圖3所示。版圖設(shè)計(jì)的隔離槽為7μm，刻蝕后溝槽底部寬度在9μm左右，上部寬度30μm左右，傾斜角度35°左右，既能實(shí)現(xiàn)SWPV層與PN橋聯(lián)的電極層在溝槽內(nèi)及斜坡上的披覆，又能使高壓LED的光功率最大化。

2.3 電極線搭橋

隔離槽制作完成后，首先對(duì)側(cè)邊進(jìn)行絕緣處理，再進(jìn)行后續(xù)的電極搭橋。采用SiO2進(jìn)行鈍化絕緣，與CBL層同時(shí)用PECVD沉積SiO2，沉積厚度為4500A，并同時(shí)進(jìn)行光刻與BOE濕法刻蝕。電極橋連層和Pad制作同步進(jìn)行，即首先采用負(fù)膠進(jìn)行光刻，然后再蒸鍍鉻、鋁、鉻、鉑、金，最后則是剝離工藝。其最終的電極搭橋制作效果圖，如圖4所示，其中A為橋連電極層、B為側(cè)壁絕緣層，可以看出側(cè)壁絕緣層、橋連電極層均無(wú)翹起、無(wú)斷裂。同時(shí)相比于側(cè)壁絕緣層、橋連電極層單獨(dú)制作，將其分別于CBL和PAD制作合并能夠有效地減少工藝步驟，節(jié)約成本。高強(qiáng)度的橋連電極層保證了發(fā)光單元之間電互聯(lián)的穩(wěn)定性和可靠性，保證了高壓LED器件的可靠性和壽命。

2.4 DBR設(shè)計(jì)

目前白光LED是由GaN基藍(lán)光LED芯片（發(fā)光中心波長(zhǎng)450nm）表面涂布黃光熒光粉實(shí)現(xiàn)，在這種LED芯片白光封裝結(jié)構(gòu)中，其他波長(zhǎng)的光（主要為黃光）也會(huì)被反射進(jìn)入GaN基藍(lán)光LED芯片中。為了提高光提取效率，盡可能提取到更多波長(zhǎng)的光，需要在GaN基藍(lán)光LED背面制作具有寬反射帶的DBR（布拉格反射光柵），且反射譜段寬度需要盡可能寬，覆蓋到可見光的所有波段。通常DBR結(jié)構(gòu)可表示為G(HL)pHA，G代表襯底，折射率為ns，A代表空氣，折射率為n0，HL分別為中心波長(zhǎng)λ0四分之一厚度的高折射率材料和低折射率材料，折射率分別為nH和nL，則DBR層數(shù)為2p+1，由矩陣光學(xué)理論可以推導(dǎo)得到正入射時(shí)，DBR反射率R如式（1）所示：

由此可知DBR膜系反射率會(huì)隨著周期數(shù)和材料折射率差增加而增大。在制作該高壓GaN基LED的制程中，我們采用高折射率和低折射率介質(zhì)材料分別為氧化鈦（TiO2）、氧化硅（SiO2），并使用成熟的商業(yè)軟件Essential Macleod實(shí)現(xiàn)光學(xué)薄膜設(shè)計(jì)和分析，設(shè)計(jì)了G(HL)15HA周期 DBR 膜系，并采用真空鍍膜機(jī)進(jìn)行了反射層的蒸鍍，其反射率的仿真結(jié)果和測(cè)試結(jié)果如圖5所示，其在400nm～650nm的區(qū)間范圍內(nèi)垂直入射的反射局均接近100%。

3 芯片測(cè)試

圖6展示了芯片制作完成后在金相顯微鏡下的外觀圖像以及在注入100mA下的近場(chǎng)光學(xué)圖像。從外觀來(lái)看，該發(fā)光二極管發(fā)光區(qū)域表面光滑平整，無(wú)明顯缺陷與殘留物，電極、擴(kuò)展電極線以及PN橋連電極層圖形規(guī)則，無(wú)脫落、無(wú)翹起且邊緣無(wú)黑邊，而從近場(chǎng)光學(xué)圖像來(lái)看，PN橋連電極層完整，無(wú)漏電現(xiàn)象發(fā)生，且電流分布、散熱及發(fā)光更加均勻。其原理是，該高壓LED將芯片碎片化，單個(gè)發(fā)光單元的面積遠(yuǎn)小于傳統(tǒng)大功率LED的發(fā)光面積，這種布置會(huì)極大地緩解電流擁擠效應(yīng)，使得LED中的電流分布更加均勻，相應(yīng)的散熱和發(fā)光也就會(huì)更加均勻。

圖7 顯示了高壓LED的I-P特性曲線圖、 I-V特性曲線與WPE（量子轉(zhuǎn)換效率）特性曲線圖。由圖中可以看出，在輸入電流為0～380 mA的范圍內(nèi)，隨著輸入電流的增加，芯片輸出光功率都呈增加的趨勢(shì)，但當(dāng)電流繼續(xù)增大時(shí)，輸出光功率達(dá)到飽和并且開始緩慢下降，這是因?yàn)楫?dāng)進(jìn)入大電流時(shí)，受芯片尺寸以及芯片結(jié)構(gòu)等方面的影響，出現(xiàn)電流擁擠的現(xiàn)象。電壓則隨正向工作電流的增大而增大，在工作電流100mA的情況下，其工作電壓在9.2V左右。WPE則隨正向工作電流的增大而減小，在工作電流100mA的情況下，其WPE在42%左右。由此可見，本文制作的高壓LED芯片，其量子效率衰減效應(yīng)得到緩解。高壓LED的工作電流遠(yuǎn)小于傳統(tǒng)大功率LED，其極大地緩解LED的量子衰減效應(yīng)，提高了LED的發(fā)光效率，從而使得LED的性能更加突出。

4 總結(jié)

設(shè)計(jì)了一種三晶串、尺寸1200μm×425μm 9V大面積高壓芯片，為了使互聯(lián)相鄰發(fā)光單元的電極橋可以平穩(wěn)地通過(guò)隔離溝槽并且保證光功率，隔離溝槽的寬度設(shè)計(jì)為7μm，刻蝕完成底部9μm左右，傾斜角度35度左右，側(cè)壁絕緣層、橋連電極層能夠完好披覆在溝槽的側(cè)壁與底部，其分別于CBL和PAD制作合并能夠有效地減少工藝步驟，節(jié)約成本。測(cè)試結(jié)果顯示，芯片外觀完整，輸入100mA電流時(shí)，電流擴(kuò)散均勻，近場(chǎng)發(fā)光統(tǒng)一，工作電壓在9.2V左右，且I-P特性曲線圖、 I-V特性曲線與WPE特性曲線均符合制作標(biāo)準(zhǔn)。