宋海浩，延 波，倪小兵，智 強(qiáng)，李夢(mèng)依，劉佳音，任瑩楠，司 可，張琳琳

（1. 微光夜視技術(shù)重點(diǎn)實(shí)驗(yàn)室，陜西 西安 710065；2. 昆明物理研究所，云南 昆明 650223）

引言

激光/微光距離選通成像是目前水下探測(cè)、惡劣天氣下目標(biāo)探測(cè)、遙感探測(cè)中較為有效的途徑[1-4]。像增強(qiáng)器是實(shí)現(xiàn)激光/微光距離選通成像的關(guān)鍵部件之一。一般地，激光/微光距離選通成像系統(tǒng)中的同步觸發(fā)信號(hào)為低電壓信號(hào)[5]，而對(duì)于像增強(qiáng)器，為保證其陰極能夠正常工作通常需要上百伏特的高壓來(lái)驅(qū)動(dòng)。這就需要采用陰極選通電路作為中間部件，根據(jù)激光器的同步觸發(fā)信號(hào)對(duì)像增強(qiáng)器陰極進(jìn)行控制，實(shí)現(xiàn)距離選通門的功能[6-7]。因此，陰極選通電路的開(kāi)關(guān)速度將直接影響像增強(qiáng)器陰極的開(kāi)啟速度，進(jìn)而影響距離選通成像系統(tǒng)的性能[8]。

目前產(chǎn)生脈沖的主流方法主要有2 種：一種方法是采用模擬器件特性產(chǎn)生脈沖[9-10]，利用諸如隧道二極管，階躍恢復(fù)二極管，雪崩晶體管等半導(dǎo)體特性設(shè)計(jì)脈沖產(chǎn)生電路，此類電路結(jié)構(gòu)相對(duì)簡(jiǎn)單，但存在脈沖寬度等參數(shù)不易調(diào)節(jié)或調(diào)節(jié)范圍有限等缺點(diǎn)[11-12]；另一種方法是采用數(shù)字邏輯門電路的組合實(shí)現(xiàn)窄脈沖，可根據(jù)設(shè)計(jì)需要，靈活組合高速的邏輯門電路單元，產(chǎn)生窄脈沖，這種電路的脈沖參數(shù)可以根據(jù)需要來(lái)配置外圍電路參數(shù)，缺點(diǎn)是門邏輯電路結(jié)構(gòu)相對(duì)較為復(fù)雜，并且產(chǎn)生信號(hào)幅度較小，需要后級(jí)電路進(jìn)行放大。

本文以數(shù)字邏輯門脈沖電路為思路，提出了一種利用高速門電路的邏輯組合提升陰極開(kāi)啟/關(guān)閉速度的陰極高重頻選通電路。輸出級(jí)以金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)推挽電路為基礎(chǔ)，采取分階段、分級(jí)驅(qū)動(dòng)的策略，利用高速邏輯門、觸發(fā)器搭建邏輯輸出，控制中間級(jí)驅(qū)動(dòng)電路產(chǎn)生3 路階段性驅(qū)動(dòng)信號(hào)，提高輸出級(jí)驅(qū)動(dòng)電路導(dǎo)通/關(guān)閉速度，達(dá)到加速像增強(qiáng)器陰極開(kāi)關(guān)速度的目的。

1 像增強(qiáng)器陰極選通信號(hào)需求分析

1.1 脈沖電壓需求分析

像增強(qiáng)器在選通成像系統(tǒng)中主要起到2 個(gè)作用：1) 光增強(qiáng) 利用光電轉(zhuǎn)換，光電倍增將微弱的光信號(hào)放大成千上萬(wàn)倍；2) 光快門 利用真空光電子易于被電子透鏡偏轉(zhuǎn)、聚焦和加速的特點(diǎn)，實(shí)現(xiàn)對(duì)瞬態(tài)過(guò)程的記錄[13]。像增強(qiáng)器結(jié)構(gòu)如圖1 所示，包括光電陰極、微通道板(MCP)和熒光屏。陰極選通電路輸出信號(hào)主要作用于像增強(qiáng)器的光電陰極，控制像增強(qiáng)器工作在開(kāi)啟與關(guān)閉2 種模式下，與高速成像系統(tǒng)的快門功能相似。

圖1 像增強(qiáng)器結(jié)構(gòu)Fig. 1 Structure diagram of image intensifier

對(duì)于二代/超二代像增強(qiáng)器，其最佳工作狀態(tài)時(shí)光電陰極與微通道板輸入端的電壓需要達(dá)到?200 V，光電陰極光電轉(zhuǎn)換發(fā)射出的電子受到電場(chǎng)力的作用，到達(dá)微通道板并產(chǎn)生光電倍增效應(yīng)，像增強(qiáng)器開(kāi)始工作。當(dāng)像增強(qiáng)器的光電陰極與微通道板輸入端為正壓時(shí)，微通道板的電子被電場(chǎng)力束縛，無(wú)法向后發(fā)射，像增強(qiáng)器處于停止工作的狀態(tài)。為使像增強(qiáng)器陰極快速阻斷電子的移動(dòng)，本文采用+50 V 作為像增強(qiáng)器陰極的關(guān)閉電壓。上述分析可知，像增強(qiáng)器陰極選通信號(hào)為?200 V 到+50 V 的脈沖信號(hào)，如圖2 所示。

圖2 陰極選通信號(hào)需求Fig. 2 Demand diagram for cathode gating signal

1.2 脈沖時(shí)間需求分析

根據(jù)激光/微光距離選通成像系統(tǒng)輸出信號(hào)關(guān)系：

其中：PM為 激光脈沖 功 率(W)； τ為激光 脈 沖 寬度(s)；f為激光/探測(cè)器重復(fù)頻率(Hz)；S為探測(cè)器(像增強(qiáng)器光電陰極)靈敏度(A/W)；G為系統(tǒng)增益。由(1) 式可知，激光/探測(cè)器重復(fù)頻率越高，其他條件不變的情況下，選通成像系統(tǒng)的信號(hào)輸出越強(qiáng)。選通成像系統(tǒng)距離判定最小誤差為

其中：c為激光在水中的傳播速度； τ為脈沖寬度。即脈沖寬度越窄，選通成像系統(tǒng)的測(cè)距誤差越小。

綜合上述分析，陰極選通信號(hào)的重復(fù)頻率應(yīng)與激光脈沖信號(hào)一致，最小脈沖寬度盡可能窄，邊沿時(shí)間盡可能短，通常為ns 級(jí)[14]。

2 分階段加速原理

為了讓陰極選通電路正負(fù)電壓盡可能滿幅值地輸出，輸出級(jí)驅(qū)動(dòng)采用MOSFET 推挽結(jié)構(gòu)的電路。MOSFET 因制造工藝的原因存在極間寄生電容[15]。通常將MOSFET 等效為如圖3 所示的電路模型，這些寄生電容是主導(dǎo)MOSFET 開(kāi)關(guān)動(dòng)作的主導(dǎo)因素。MOSFET 生產(chǎn)廠商通常提供的參數(shù)是輸入電容Ciss， 輸出電容Coss和反饋電容Crss，與極間電容的關(guān)系為

圖3 MOSFET 等效電路Fig. 3 Equivalent circuit diagram of MOSFET

MOSFET 在開(kāi)啟時(shí)，柵極開(kāi)始向電容Cgs充電，柵源電壓逐步超過(guò)閾值電壓，MOSFET 進(jìn)入導(dǎo)通狀態(tài)。假設(shè)，柵極上升電壓為Vg，上升所用時(shí)間為tr，此時(shí)，柵極所需要的驅(qū)動(dòng)電流為

由于Cgd的存在，柵漏電容在MOSFET 導(dǎo)通時(shí)快速放電，柵極電流逐漸發(fā)生轉(zhuǎn)移，源漏電容Cgd的上端電壓下降了VDD?VDS(on)， 其下端電壓上升了Vg，此時(shí)所需的電流為

由于Igd對(duì) 柵極電流的分流，使得柵源電容Cgs的電壓上升變緩，產(chǎn)生米勒效應(yīng)，這時(shí)漏極電壓開(kāi)始變化。一旦漏極電壓完成轉(zhuǎn)換，Cgd不再有電流流過(guò)，至此MOSFET 完全開(kāi)啟。同樣，MOSFET 關(guān)閉時(shí)，Cgs通 過(guò)外部驅(qū)動(dòng)電路放電，Cgd通過(guò)上升的漏極電壓與柵極允許的電流進(jìn)行充電。充電結(jié)束后，柵極電壓繼續(xù)下降到閾值電壓以下，MOSFET完全關(guān)閉。正是由于柵漏電容Cgd的充放電過(guò)程延緩了柵源間電容Cgs的變化，使得MOSFET 的通斷速度變慢。

針對(duì)MOSFET 的開(kāi)關(guān)特性，采取階段加速的策略，將整個(gè)驅(qū)動(dòng)過(guò)程分為3 個(gè)階段：加速開(kāi)啟階段，信號(hào)保持階段，加速關(guān)斷階段。加速開(kāi)啟階段采用較高幅值的脈沖驅(qū)動(dòng)，利用瞬時(shí)快邊沿的脈沖給柵極電容快速充電，讓MOSFET 的導(dǎo)通時(shí)間降低。但是瞬時(shí)的脈沖信號(hào)過(guò)后無(wú)法持續(xù)保持柵極電容的電荷。在加速開(kāi)啟階段結(jié)束后，柵極電荷會(huì)緩慢放電，從而影響源漏之間的阻抗，使得輸出無(wú)法保持。本文在信號(hào)保持階段采用與觸發(fā)信號(hào)相同邏輯的信號(hào)讓MOSFET 持續(xù)導(dǎo)通，保持輸出信號(hào)的幅度不變。在MOSFET 對(duì)管交替的階段，預(yù)關(guān)MOSFET 采取加速關(guān)斷的策略，使柵極電位迅速拉回到之前的狀態(tài)，經(jīng)過(guò)一個(gè)死區(qū)時(shí)間后，預(yù)開(kāi)MOSFET 加速導(dǎo)通，繼續(xù)按照以上的加速策略進(jìn)行MOSFET 的交替導(dǎo)通。為保證上升邊沿時(shí)間與下降邊沿時(shí)間盡可能相近，最后一級(jí)輸出采用一對(duì)參數(shù)相匹配的MOSFET 對(duì)管，柵極采用電容耦合，MOSFET 源極串聯(lián)一個(gè)穩(wěn)壓二極管，有利于MOSFET 盡快進(jìn)入導(dǎo)通狀態(tài)，如圖4 所示。

圖4 輸出級(jí)驅(qū)動(dòng)電路Fig. 4 Diagram of output-stage drive circuit

3 驅(qū)動(dòng)邏輯電路設(shè)計(jì)

3.1 時(shí)間偏置電路單元

為實(shí)現(xiàn)MOSFET 多信號(hào)的邏輯順序控制，設(shè)計(jì)使用如圖5 所示的時(shí)間偏置電路單元。利用高速D 觸發(fā)器自身的觸發(fā)延時(shí)與一個(gè)一階RC 電路延時(shí)，獲得窄脈沖輸出。

圖5 D 觸發(fā)器時(shí)間偏置電路單元原理圖Fig. 5 Schematic diagram of time bias circuit unit of D flipflop

窄脈沖寬度與偏置時(shí)間可按公式(9)、(10)進(jìn)行計(jì)算：

圖6 D 觸發(fā)器時(shí)間偏置電路單元仿真Fig. 6 Simulation of time bias circuit unit of D flip-flop

利用多級(jí)D 觸發(fā)器時(shí)間偏置電路輸出、時(shí)鐘引腳級(jí)聯(lián)，將前一級(jí)D 觸發(fā)器的輸出邊沿作為下一級(jí)D 觸發(fā)器觸發(fā)邊沿，可通過(guò)配置前一級(jí)外圍RC 充放電路的時(shí)間 τ來(lái)調(diào)整窄脈沖寬度，即改變窄脈沖后邊沿的觸發(fā)時(shí)間來(lái)調(diào)控后一級(jí)的偏置時(shí)間，最終得到ns 級(jí)的時(shí)間偏置控制。如圖7 所示，為2 級(jí)D 觸發(fā)器時(shí)間偏置電路級(jí)聯(lián)后的偏置輸出。

圖7 D 觸發(fā)器時(shí)間偏置電路2 級(jí)級(jí)聯(lián)偏置仿真Fig. 7 Simulation diagram of two-stage cascaded bias of D flip-flop time bias circuit

3.2 死區(qū)時(shí)間控制

MOSFET 推挽電路的驅(qū)動(dòng)信號(hào)設(shè)計(jì)中要盡量避免2 個(gè)MOSFET 同時(shí)導(dǎo)通的情況，防止MOSFET 因瞬時(shí)的大電流損壞。這就需要在2 個(gè)MOSFET 交替導(dǎo)通過(guò)程中引入對(duì)死區(qū)時(shí)間的控制。由于本文在中間級(jí)與輸出級(jí)均采用MOSFET 對(duì)管結(jié)構(gòu)，都需要注意對(duì)死區(qū)時(shí)間的控制。死區(qū)時(shí)間控制單元電路如圖8 所示。U1 的作用是利用時(shí)間偏置將一級(jí)驅(qū)動(dòng)MOSFET 對(duì)管的時(shí)鐘觸發(fā)邊沿分離。如圖9 所示，為一次MOSFET 交替的控制時(shí)序圖。即U2 輸出的上升邊沿觸發(fā)短暫的NMOS開(kāi)啟信號(hào)，在NMOS 關(guān)閉后采取ns 級(jí)延時(shí)，待柵極的電荷泄放完畢，源漏通道夾斷后，用延時(shí)結(jié)束后的信號(hào)邊沿觸發(fā)對(duì)管PMOS 導(dǎo)通的控制信號(hào)，開(kāi)啟對(duì)管PMOS，如此反復(fù)做雙MOSFET 交替導(dǎo)通。

圖8 死區(qū)時(shí)間控制單元電路Fig. 8 Circuit diagram of dead time control unit

圖9 死區(qū)時(shí)間時(shí)序邏輯Fig. 9 Diagram of dead time sequential logic

3.3 最小脈寬微調(diào)

考慮到使用環(huán)境的不同，光陰極輸出端等效負(fù)載會(huì)有較大的變化，對(duì)最小脈沖有一定的影響。本文利用微調(diào)電容器做觸發(fā)時(shí)間的補(bǔ)償修正如圖10 所示。通過(guò)調(diào)整時(shí)間偏置脈沖A 的觸發(fā)時(shí)間，在與偏置信號(hào)與非運(yùn)算后作為NMOSFET 的觸發(fā)信號(hào)。通過(guò)調(diào)整微調(diào)電容，可以對(duì)輸出級(jí)驅(qū)動(dòng)NMOS 加速開(kāi)啟的偏置時(shí)間進(jìn)行ns 級(jí)的微調(diào)，如圖11 所示。

圖10 最小脈寬微調(diào)電路Fig. 10 Diagram of minimum pulse width trimming circuit

圖11 最小脈寬微調(diào)的時(shí)序邏輯Fig. 11 Diagram of sequential logic of minimum pulse width trimming

3.4 分階段加速的邏輯設(shè)計(jì)

在邏輯設(shè)計(jì)上，采用3 個(gè)階段、兩級(jí)加速的驅(qū)動(dòng)邏輯，如圖12 所示。觸發(fā)信號(hào)通過(guò)高速邏輯門構(gòu)成的時(shí)間偏置電路，分為3 路子信號(hào)。一路子信號(hào)經(jīng)一級(jí)驅(qū)動(dòng)后，將電平偏移驅(qū)動(dòng)輸出端MOSFET，作為保持輸出端MOSFET 柵極電壓的保持信號(hào)。一路子信號(hào)通過(guò)門電路分NMOS 驅(qū)動(dòng)、PMOS 驅(qū)動(dòng)2 路進(jìn)行邊沿匹配，經(jīng)過(guò)死區(qū)時(shí)間控制電路與最小脈寬控制電路進(jìn)行中間級(jí)驅(qū)動(dòng)，作為輸出級(jí)驅(qū)動(dòng)MOSFET 加速開(kāi)啟的驅(qū)動(dòng)信號(hào)。最后一路子信號(hào)通過(guò)邊沿匹配，在主信號(hào)的下降過(guò)程中產(chǎn)生一個(gè)脈沖，加速輸出級(jí)驅(qū)動(dòng)MOSFET 柵極的電荷釋放。以觸發(fā)信號(hào)的上升邊沿為時(shí)間基準(zhǔn)，驅(qū)動(dòng)控制邏輯順序?yàn)榧铀貼 管關(guān)閉，加速P 管導(dǎo)通，信號(hào)保持，觸發(fā)信號(hào)下降邊沿亦然。

圖12 驅(qū)動(dòng)邏輯框圖Fig. 12 Block diagram of drive logic

部分驅(qū)動(dòng)邏輯如圖13 所示，信號(hào)1/ 信號(hào)2 為保持信號(hào)，信號(hào)3、信號(hào)4 組成N 管的加速脈沖，信號(hào)5、信號(hào)6 組成P 管的加速脈沖，信號(hào)7、信號(hào)8 分別為PMOS 與NMOS 的加速關(guān)斷信號(hào)。加速關(guān)斷信號(hào)需置于交替管開(kāi)啟之前并保持一定時(shí)間，以避免2 個(gè)MOSFET 同時(shí)導(dǎo)通的情況。

圖13 部分驅(qū)動(dòng)邏輯Fig. 13 Diagram of partial drive logic

4 MOSFET 電路設(shè)計(jì)

4.1 MOSFET 加速導(dǎo)通電路

為了加速M(fèi)OSFET 柵源電容的充電過(guò)程，最大限度地達(dá)到MOSFET 最快的導(dǎo)通速度，加速導(dǎo)通階段的柵極采用50 V 驅(qū)動(dòng)。為了讓輸出級(jí)驅(qū)動(dòng)MOSFET 快速的通過(guò)線性區(qū)，同樣采用MOSFET推挽電路的方式，獲得快邊沿脈沖，如圖14 所示。信號(hào)5 首先到達(dá)NMOS 柵極，NMOS 導(dǎo)通，P-G 電位迅速拉至0 V。經(jīng)過(guò)一個(gè)死區(qū)時(shí)間后，信號(hào)6 到達(dá)PMOS 柵極，PMOS 導(dǎo)通，P-G 電位迅速拉升至50 V，輸出級(jí)驅(qū)動(dòng)PMOS 的柵極P-G 接收到如圖15所示的加速脈沖，中間級(jí)驅(qū)動(dòng)完成上升沿加速過(guò)程。下降沿加速過(guò)程與加速過(guò)程相似，信號(hào)4 使Q4 先行導(dǎo)通，使N-G 電位上升至50 V，經(jīng)過(guò)一個(gè)死區(qū)時(shí)間，信號(hào)3 使Q3 導(dǎo)通，N-G 拉至0 V，中間級(jí)驅(qū)動(dòng)完成下降沿加速過(guò)程。

圖14 加速導(dǎo)通(一級(jí)驅(qū)動(dòng))電路Fig. 14 Accelerated conduction (primary drive) circuit

圖15 加速導(dǎo)通驅(qū)動(dòng)信號(hào)Fig. 15 Accelerated conduction drive signal

4.2 MOSFET 信號(hào)保持電路

瞬時(shí)較高幅值的加速信號(hào)能夠使MOSFET 更加快速地導(dǎo)通，獲得更加陡峭的上升邊沿。但是隨著加速信號(hào)結(jié)束，MOSFET 柵極電容開(kāi)始放電，MOSFET 會(huì)趨于關(guān)閉，這時(shí)的輸出電壓無(wú)法保持。為使電平更加平穩(wěn)，在MOSFET 加速導(dǎo)通階段后采用保持信號(hào)作為銜接，保證加速階段信號(hào)的完整性，如圖16 所示。信號(hào)1 與信號(hào)2 為原觸發(fā)信號(hào)經(jīng)過(guò)ns 級(jí)延時(shí)的觸發(fā)信號(hào)。

圖16 信號(hào)保持(一級(jí)驅(qū)動(dòng))電路Fig. 16 Signal holding (primary drive) circuit

4.3 MOSFET 加速關(guān)閉電路

NMOSFET 與PMOSFET 交替過(guò)程中，應(yīng)注意避免MOSFET 雙開(kāi)，否則瞬時(shí)的大電流會(huì)使MOSFET發(fā)熱，甚至損壞MOS 器件。若只采用電阻回路放電的方式，其邊沿時(shí)間較長(zhǎng)，容易與匹配管的加速開(kāi)啟階段相沖突，引起短時(shí)間內(nèi)的MOSFET 同時(shí)導(dǎo)通。故在MOSFET 關(guān)斷時(shí)刻，采用加速關(guān)斷電路，利用MOSFET 的開(kāi)關(guān)特性，迅速連通電荷泄放回路，將MOSFET 柵極的電位瞬間拉至源極電位，加速輸出級(jí)MOSFET 關(guān)斷，如圖17 所示。

圖17 加速關(guān)斷(一級(jí)驅(qū)動(dòng))電路Fig. 17 Accelerated shutdown (primary drive) circuit

5 電路板級(jí)驗(yàn)證

因本文設(shè)計(jì)中的驅(qū)動(dòng)邏輯信號(hào)較多，在控制板的電路板設(shè)計(jì)中采用4 層板設(shè)計(jì)，自頂向底為信號(hào)層、GND 層、電源層、信號(hào)層，如圖18(a)所示。控制板的底部通過(guò)接插件與電源板相連接。電源板為雙層板設(shè)計(jì)，可提供+50 V 與?200 V 兩個(gè)電壓，如圖18(b)。為避免選通電路在工作中受到外界環(huán)境的影響，也防止人體靜電損壞MOSFET，將2 塊電路板組裝后封進(jìn)如圖18(c)所示的金屬殼內(nèi)進(jìn)行測(cè)試。

圖18 硬件設(shè)計(jì)Fig. 18 Hardware design

測(cè)試平臺(tái)采用安捷倫MSO8104A 型示波器進(jìn)行波形參數(shù)的測(cè)量，采用安捷倫33250A 型信號(hào)發(fā)生器作為脈沖觸發(fā)源，使用直流穩(wěn)壓源提供模塊所需的直流電壓，如圖19 所示。通過(guò)測(cè)試，如圖20所示測(cè)得僅使用一路保持信號(hào)驅(qū)動(dòng)輸出的陰極上升信號(hào)，上升邊沿達(dá)到了μs 級(jí)。圖21 是在圖20柵極控制電壓幅值不變的基礎(chǔ)上，利用提出的加速驅(qū)動(dòng)電路輸出的陰極上升信號(hào)與下降信號(hào)，上升下降沿均達(dá)到了2 ns，邊沿時(shí)間提升明顯。

圖19 測(cè)試平臺(tái)Fig. 19 Test platform

圖20 加速前的上升邊沿Fig. 20 Diagram of rising edge before acceleration

圖21 加速后的上升邊沿Fig. 21 Diagram of rising edge after acceleration

將信號(hào)發(fā)生器設(shè)置為最小脈寬，本文設(shè)計(jì)的選通電路輸出3.7 ns，幅值為+50/?200 V 的脈沖，如圖22 所示。對(duì)陰極選通電路高重頻性能進(jìn)行測(cè)試，在350 kHz 下，電路輸出的波形仍能保持完整，如圖23 所示。將示波器調(diào)整為疊加模式對(duì)波形抖動(dòng)進(jìn)行測(cè)試，可以看到脈沖抖動(dòng)RMS 約為0.1 ns左右，電路輸出較為穩(wěn)定，如圖24 所示。

圖22 最小脈沖寬度輸出Fig. 22 Diagram of minimum pulse width output

圖23 選通電路高重頻測(cè)試Fig. 23 Diagram of high repetition frequency test for gating circuit

圖24 波形抖動(dòng)測(cè)試Fig. 24 Diagram of waveform jitter test

6 結(jié)論

本文以MOSFET 推挽電路為基礎(chǔ)，提出一種利用分階段、多級(jí)加速工作的陰極高重頻選通電路。經(jīng)試驗(yàn)測(cè)試，本文研制的樣機(jī)可提供+50 V/?200 V 的陰極關(guān)閉/開(kāi)啟電壓，實(shí)現(xiàn)0～350 kHz 的重復(fù)頻率，0～100%的占空比調(diào)整，3.7 ns 的最小脈沖寬度，脈沖輸出延時(shí)時(shí)間抖動(dòng)約0.1 ns。利用時(shí)間偏置電路單元相互級(jí)聯(lián)產(chǎn)生2 級(jí)驅(qū)動(dòng)信號(hào)，分3 個(gè)階段對(duì)模塊的輸出級(jí)驅(qū)動(dòng)MOSFET 的開(kāi)啟與關(guān)閉過(guò)程進(jìn)行加速，這對(duì)于提升高速高壓選通電源的最小脈沖寬度性能、最高工作重復(fù)頻率以及降低器件功率損耗具有重要的指導(dǎo)意義。目前，英國(guó)Photek 公司與法國(guó)PHOTONIS 已推出相關(guān)產(chǎn)品，通過(guò)與Photek 公司最新同類產(chǎn)品GM300-N 的指標(biāo)進(jìn)行比較，本文設(shè)計(jì)除迸發(fā)模式工作頻率略低于該進(jìn)口產(chǎn)品，在脈沖邊沿時(shí)間、最小脈沖寬度、幅值輸出、脈沖重復(fù)頻率等其余指標(biāo)上基本與該進(jìn)口產(chǎn)品處于同一水平，可作為該產(chǎn)品在相關(guān)領(lǐng)域中的國(guó)產(chǎn)化替代。國(guó)內(nèi)也有機(jī)構(gòu)在進(jìn)行相關(guān)樣機(jī)的研制，相比之下本文的設(shè)計(jì)在縮短脈沖邊沿時(shí)間、實(shí)現(xiàn)更小脈寬等方面具有一定優(yōu)勢(shì)。