蘇曉通，王文新，李家樂，王大朋

（沈陽工業(yè)大學(xué)，遼寧沈陽，110870）

0 引言

磁懸浮軸承是一種利用電磁力作用實(shí)現(xiàn)磁軸承轉(zhuǎn)子懸浮于空中的非接觸性磁軸承，定子和轉(zhuǎn)子之間無機(jī)械接觸，不存在機(jī)械摩擦。該軸承相較于傳統(tǒng)軸承具有無摩擦、低噪聲、工作時間長等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于如鼓風(fēng)機(jī)、空氣壓縮機(jī)等需要電機(jī)進(jìn)行高速旋轉(zhuǎn)場合[1]。

數(shù)字控制系統(tǒng)是磁懸浮軸承控制器的核心，影響磁懸浮軸承穩(wěn)定性，文本設(shè)計了以FPGA 為數(shù)字控制的主控芯片，實(shí)現(xiàn)位置環(huán)和電流環(huán)組成的一個雙閉環(huán)控制，采用三電平開關(guān)功率放大器驅(qū)動電磁線圈實(shí)現(xiàn)磁軸承懸浮的控制器。該控制器系統(tǒng)具有高度集成化和精準(zhǔn)的控制精度，能夠?qū)崿F(xiàn)磁懸浮軸承的靜態(tài)懸浮，具有較為良好的控制效果。

1 結(jié)構(gòu)和工作原理

磁懸浮軸承主要是由磁軸承轉(zhuǎn)子、保護(hù)軸承、傳感器等組成。保護(hù)軸承不僅能夠?qū)μ幱谖磻腋r轉(zhuǎn)子時支撐作用，還能夠有效防止懸浮狀態(tài)時的轉(zhuǎn)子，發(fā)生意外跌落時與磁極發(fā)生碰撞。傳感器分為位移傳感器和電流傳感器，位移傳感器采用電渦流式傳感器，可以實(shí)時檢測轉(zhuǎn)子的位置，電流傳感器為電流互感器，主要檢測電磁鐵線圈內(nèi)驅(qū)動電流大小。

本文中研究所用的磁軸承轉(zhuǎn)子具有五個自由度，分別為兩個前徑向、兩個后徑向和一個軸向自由度。從對磁懸浮軸承的控制方面來看，無論哪個自由度，其工作原理都是類似的，可以將整個磁懸浮軸承控制看成對五個獨(dú)立的單自由度系統(tǒng)的控制。圖1 為單自由度磁懸浮軸承工作原理。安裝在轉(zhuǎn)子兩側(cè)的差動傳感器將轉(zhuǎn)子的位置偏移信號轉(zhuǎn)換成對應(yīng)的電壓信號，并通過傳感器板處理后輸入到控制器內(nèi)，控制器將采集到的位移信號與設(shè)定的參考位置所對應(yīng)的位置信號進(jìn)行處理?？刂破魈幚砗髸敵鱿鄬?yīng)的控制電流信號，該信號能夠控制功率放大器進(jìn)行電流信號的放大，一組功率放大器將所需要的不同的驅(qū)動電流輸入到上下兩路電磁線圈中，當(dāng)有電流流過電磁鐵所纏繞的線圈中，電磁線圈會產(chǎn)生一定的電磁力，在電磁力的作用下轉(zhuǎn)子被托舉懸浮于指定位置[2]。因此控制器需要對五自由度的十路線圈進(jìn)行精準(zhǔn)、高速的同步控制，才能使軸承轉(zhuǎn)子穩(wěn)定懸中間位置。

圖1 單自由度磁懸浮軸承工作原理

2 硬件電路設(shè)計

本文實(shí)驗的控制對象為五自由度磁懸浮軸承，圖2 為FPGA 控制器硬件電路總體設(shè)計，磁懸浮軸承控制器硬件主要是由傳感器模塊、主控模塊、隔離和功率放大模塊組成[3]。

圖2 FPGA 控制器硬件電路總體設(shè)計

對于軸承轉(zhuǎn)子而言，其變化量為位移信號，不便于檢測，因此需要通過位移傳感器來檢測其位置的變化量，位移傳感器采用差動傳感器將位移變化量轉(zhuǎn)換成電壓值的變化量，對于線圈中反饋的電流信號通過電流互感器檢測，通過示波器觀察。這些檢測到的模擬信號經(jīng)過調(diào)理、濾波、限幅等信號處理后，輸入到AD 芯片中進(jìn)行模數(shù)轉(zhuǎn)換。將轉(zhuǎn)換后的數(shù)字量輸入到FPGA 芯片進(jìn)行相對應(yīng)的控制算法處理后，在FPGA 內(nèi)部產(chǎn)生相位差為180 度的三角波，通過與處理過的信號進(jìn)行比較斬波，使得FPGA 直接輸出所需的具有一定占空比的PWM 驅(qū)動波。又因為FPGA 芯片自身I/O 口的驅(qū)動能力較弱，因此該驅(qū)動波還需經(jīng)過電平轉(zhuǎn)換電路，提高其電流驅(qū)動能力后輸出到光耦隔離模塊。通過光耦隔離電路，將驅(qū)動強(qiáng)電與控制弱電相互隔離，起到保護(hù)作用，最后控制信號PWM 波將控制功率放大器主電路中IGBT 的通斷，使電磁線圈產(chǎn)生可控電磁力托舉轉(zhuǎn)子懸浮。電源模塊為上述所有硬件電路提供所需的電源[4]。

FPGA 選用EP4CE10F17C8N 作為主控芯片，作為Cyclone 系列第四代其具有較為豐富的內(nèi)部資源、強(qiáng)大的并行處理能力和較低功耗等優(yōu)勢。A/D 采樣芯片AD7606，該芯片是一款16 位逐次逼近型AD 芯片，能夠進(jìn)行8 通道的輸入。

控制器的電源模塊由±15V 供電開關(guān)電源提供，開關(guān)電源的供電由外部220V 交流電提供，對于芯片所需低電壓，則通過低壓線性穩(wěn)壓器LDO 芯片穩(wěn)壓后經(jīng)過濾波后提供。

位移傳感器采用差分式電渦流傳感器，采用定頻調(diào)幅式電路。電流互感器采用霍尼韋爾CSNE151-100，匝數(shù)比為1:1000，將驅(qū)動電流縮小1000 倍后的反饋電流通過同向比例運(yùn)算放大器放大后，輸入到A/D 采樣芯片。反饋電流采樣電路原理圖及其仿真如圖3 所示。

圖3 反饋電流采樣電路原理圖

本文選用的光耦隔離芯片是東芝公司TLP350F，能夠起到強(qiáng)弱電隔離和增強(qiáng)PWM 波驅(qū)動能力的作用，能夠滿足設(shè)計要求。

功率放大器采用三電平半橋式電路，由兩組IGBT 和大功率可恢復(fù)二極管組成[6]。如圖4 所示，其中Q1 和Q2 為功率開關(guān)管，D1 和D2 為大功率續(xù)流二極管?？刂破鳟a(chǎn)生相位差為180°兩組驅(qū)動波PWM1 和PWM2，能夠?qū)崿F(xiàn)電流的雙向流動，能夠使電路工作在以下三種狀態(tài)：增加驅(qū)動電流狀態(tài)、二極管續(xù)流狀態(tài)、減小驅(qū)動電流狀態(tài)。

圖4 半橋式開關(guān)功率放大器結(jié)構(gòu)

3 控制方法和軟件設(shè)計

FPGA 軟件部分主要由位置的不完全微分PID 控制，電流的抗積分飽和PI 控制及PWM 脈寬調(diào)制控制波等組成。

3.1 抗積分飽和PI

電流控制是根據(jù)轉(zhuǎn)子位置控制輸出實(shí)時控制線圈電流，保證控制環(huán)路穩(wěn)定，提高響應(yīng)速度。為防止PI 調(diào)節(jié)后積分飽和，抗積分飽和PI控制[5]，其原理如圖5 所示。

圖5 抗積分飽和PI 電流控制圖

抗積分飽和PI 控制算法為：

PI 控制離散后算法表達(dá)式：

抗積分飽和表達(dá)式：

積分飽和限幅調(diào)節(jié)之前的輸出：

抗積分飽和算法表達(dá)式：

其中Kp為比例系數(shù)，Ki為積分系數(shù)，Kc為抗積分飽和修正系數(shù)，反饋信號為電流傳感器的電流反饋信號與固定偏置電流的和，參考信號為轉(zhuǎn)子處于中間位置時與位移傳感器差值信號，e(k)為參考信號和電流反饋信號的差值，U pre(k)為加入抗積分飽和后的輸出，需要對U pre(k)進(jìn)行限幅，當(dāng)使得輸出U(k)被限制在Umin和Umax范圍內(nèi)，避免控制量長時間停留在飽和區(qū)。

3.2 PWM 脈寬調(diào)制

主功率電路的驅(qū)動采用三電平脈寬調(diào)制驅(qū)動，每個自由度需4 路PWM 驅(qū)動波。脈寬調(diào)制采用三角載波PWM 調(diào)制，需要三角波由FPGA 通過直接數(shù)字式頻率合成器（DDS）產(chǎn)生，為滿足開關(guān)管的開關(guān)頻率不低于功放截止頻率的10倍，選擇的三角載波頻率為20kHz。將PI 運(yùn)算的信號與對稱式三角載波進(jìn)行比較產(chǎn)生開關(guān)功放的驅(qū)動信號，利用Modelsim 進(jìn)行仿真驗證，單自由度所需驅(qū)動波如圖6 所示。

圖6 單自由度PWM 驅(qū)動波

3.3 不完全微分PID

磁懸浮軸承位置控制是控制轉(zhuǎn)子懸浮到指定參考位置，實(shí)際的控制中通常采用PID 控制方法，但由于該種控制方法中微分環(huán)節(jié)系數(shù)較大，對高頻噪聲很敏感，因此使用不完全微分PID 進(jìn)行算法改進(jìn)，即在傳統(tǒng)PID 的微分環(huán)節(jié)后加入一個一階慣性環(huán)節(jié)（低通濾波器），用于過濾高頻信號，抑制高頻噪聲信號對微分作用的影響，改善系統(tǒng)性能，增強(qiáng)系統(tǒng)穩(wěn)定性[6]。

在FPGA 中不完全微分PID 控制算法使用并行結(jié)構(gòu)，相比于串行結(jié)構(gòu)能夠有效地提升運(yùn)算速度，圖7 為不完全微分PID 的并行算法。

圖7 不完全微分PID 并行結(jié)構(gòu)

其中e(k) 為信號偏差，Kp、Ki、Kd1、Kd2為PID 的控制系數(shù)，REG 為寄存器，用于存放前一個時鐘所產(chǎn)生的數(shù)據(jù)。用Verilog HDL 語言實(shí)現(xiàn)不完全微分PID 算法，共需要調(diào)用6 個加法器和4 個乘法器來實(shí)現(xiàn)。由于FPGA 無法直接處理小數(shù)，因此需要先將用小數(shù)通過浮點(diǎn)運(yùn)算IP 核轉(zhuǎn)換成浮點(diǎn)數(shù)進(jìn)行運(yùn)算，最后將浮點(diǎn)數(shù)重新轉(zhuǎn)換成小數(shù)。

4 硬件功能測試

為了驗證控制系統(tǒng)各個部分功能模塊的性能，需要對系統(tǒng)主控、傳感器、隔離和功率放大器等硬件進(jìn)行測試。

對主控采樣模塊的測試，信號發(fā)生器給A/D 模塊輸入0~5V，頻率為1kHz 的正弦波，F(xiàn)PGA 采樣頻率為200kHz，使用SignalTap 抓取波形，驗證采樣程序是否正常工作。

電渦流傳感器采用差動檢測方法，在進(jìn)行位置采樣前，需要對位移傳感器進(jìn)行區(qū)間校正。將對稱一組線圈分別依次打開，使轉(zhuǎn)子分別吸合到一側(cè)，調(diào)節(jié)偏置電位器，使得輸出電壓分別為0V 和5V，因此當(dāng)轉(zhuǎn)子穩(wěn)定懸浮于中間時，輸出電壓為2.5V。

隔離與功率放大器的測試，使用可調(diào)變壓器給母線施加電壓20V 直流電，并串聯(lián)大功率電阻負(fù)載，模擬電磁線圈。用信號發(fā)生器輸出2 路相位差為180 度，占空比為55%PWM 波，模擬懸浮時的控制器輸出波形。

5 控制器性能測試

當(dāng)轉(zhuǎn)子處于未懸浮狀態(tài)時，此時轉(zhuǎn)子在重力影響下落于保護(hù)軸承上，位于上下兩端的位移傳感器與軸承間隙值最大或最小。若要進(jìn)行轉(zhuǎn)子的起伏，所需電流較大，為避免轉(zhuǎn)子進(jìn)行起伏時出現(xiàn)大電流沖擊，驅(qū)動電流需要緩慢的增大，同理下降過程需要電流緩慢減小。磁懸浮軸承的位移量轉(zhuǎn)換為電壓信號通過示波器觀察，單自由度磁懸浮軸承起伏波形如圖8 所示。

圖8 單自由度磁懸浮軸承起伏

當(dāng)磁懸浮軸承轉(zhuǎn)子穩(wěn)定懸浮時，記錄轉(zhuǎn)子位移偏量，靜態(tài)懸浮時轉(zhuǎn)子位移波形如圖9 所示。

圖9 靜態(tài)懸浮時前徑向轉(zhuǎn)子位移信號

由上述波形圖可知，控制系統(tǒng)可以令轉(zhuǎn)子穩(wěn)定懸浮，懸浮時位移傳感器電壓信號的平均值為2.46V，可以判定轉(zhuǎn)子基本懸浮于中間位置（中間位置電壓信號為2.5V），位移信號的峰峰值（Pmax-Pmin）為500mV，表明此時轉(zhuǎn)子的位移變化量約為30μm（16.67mV/μm），位移波動量小于保護(hù)軸承間隙內(nèi)（-0.15mm~0.15mm），因此本文設(shè)計的控制器可以滿足轉(zhuǎn)子在空載狀態(tài)下的穩(wěn)定懸浮。

6 結(jié)論

本文設(shè)計了一種基于FPGA 的磁懸浮軸承控制器，驗證了控制器采用雙閉環(huán)控制策略的可行性。實(shí)驗證明FPGA 為控制核心的控制器可以實(shí)現(xiàn)磁懸浮軸承的穩(wěn)定懸浮，表明該實(shí)驗表明控制器具有較好的控制性能。