摘 要：調制是各種通信系統(tǒng)的重要基礎，廣泛應用于廣播、電視、雷達、測量儀等領域，在頻譜搬移的過程當中起著重要作用。文章基于STM32F407單片機和FPGA芯片的信號處理方式進行研究，設計一款高性能、高精度、低成本、運算速度快的信號調制方式識別和參數估計裝置。根據實驗測試，該裝置可測量信號頻率為1～30 kHz，幅度為30～100 mV，解調顯示調制系數誤差約為0.01，調制信號頻率約為50 Hz，最大頻偏在200 Hz左右。該信號裝置能夠精確獲得測量結果，提高了信息傳輸速率和正確率。

關鍵詞：STM32F407；信號調制解調；AD模數轉換

中圖分類號：TN911.7；TN79+2 文獻標識碼：A 文章編號：2096-4706（2024）13-0019-06

Design of Signal Modulation Method Identification and Parameter Estimation Based on FPGA

NIE Chen， YU Jiangnan， PAN Xiaoqin

（School of Information and Electromechanical Engineering， Shaoxing University Yuanpei College， Shaoxing 312000， China）

Abstract： Modulation is an important foundation of various communication systems and is widely used in fields such as broadcasting， television， radar， and measuring instruments. It plays an important role in the process of spectrum shifting. This paper studies the signal processing method based on STM32F407 single-chip microcomputer and FPGA chip， and designs a high-performance， high-precision， low-cost， and fast computing speed signal modulation method identification and parameter estimation device. According to experimental testing， the device can measure signal frequencies ranging from 1 to 30 kHz and amplitudes ranging from 30 to 100 mV. The demodulation display modulation coefficient of about 0.01， a modulation signal frequency of about 0.05， and a maximum frequency deviation of about 200 Hz. This signal device can accurately obtain measurement results， improving information transmission rate and accuracy.

Keywords： STM32F407; signal modulation and demodulation; AD analog-to-digital conversion

0 引 言

利用傳統(tǒng)的模擬電路來識別多種調制信號和調制參數，以及對不同類型的調制信號進行實時解調且解決解調信號不固定問題，實現(xiàn)的可能性比較小。因而本文基于STM32F407單片機、FPGA芯片、ARM板，以及高速AD與DA設計一種混合系統(tǒng)，可有效地實現(xiàn)對所傳信號的類型進行判斷、解調以及相應的參數運算。其中，F(xiàn)PGA信號處理器主要完成信號采集、抽取濾波、模擬數字調制信號解調（包括載波同步）等；嵌入式處理器（STM32F407）主要完成調制類型識別和調制參數計算，結果在串口液晶上顯示；ARM板作為STM32F407的運行環(huán)境；高速AD與DA用于信號采集和模擬解調信號恢復，數字解調信號直接從FPGA的IO口輸出。通過連接Wi-Fi模塊和串口屏實現(xiàn)人機交互，相較于傳統(tǒng)模擬電路設計，該裝置更具有高效性和實用性。

1 系統(tǒng)設計分析

本系統(tǒng)主要由硬件電路和軟件設計兩部分組成。硬件電路包括LMH6643運算放大器、ADC08200模數轉換器、FPGA信號處理模塊和數模轉換電路。硬件電路主要將輸入信號經過處理采集，送入FPGA信號處理器后判斷信號類型并計算信號調制度及解調原波形。軟件設計通過對信號進行下變頻、降采樣、濾波等數字信號處理，將數據送到ARM單元進行算法處理，根據判斷的信號類型和參數，將結果輸出到顯示單元（液晶顯示屏）進行顯示。系統(tǒng)整體框架如圖1所示。

本系統(tǒng)原理過程：將外界的輸入信號送入調理電路，由LMH6643運算放大器將輸入小信號進行放大（頻率范圍：1～30 kHz，幅度范圍：30～100 mV）。由于ADC08200要求模擬輸入必須是直流信號，因此需在調理電路當中進行交直流變換。使其符合AD采集的動態(tài)范圍要求，以進行數據采集。將AD采集后的信號送入FPGA，由于載波頻率為2 MHz，對后續(xù)的數字信號處理要求較高（如FFT等），因此先對信號進行下變頻、降采樣、濾波等數字信號處理。降采樣后，信號整體頻段搬移到低頻段，采樣率降低到512 kHz后將數據送到ARM單元進行算法處理，再送到后續(xù)的解調單元等待解調。ARM單元根據算法計算的結果，結合經優(yōu)化的零中心歸一化瞬時幅度譜密度算法以及其他頻譜特征，分析當前信號類型（AM、FM、CW、ASK、FSK或PSK），將結果送給FPGA的解調單元，STM32F407接收FPGA發(fā)來的測量數據和解調數據，判斷信號類型并進行模擬或數字解調，用STM32F407的片內DA輸出解調數據，數字解調信號直接從FPGA的IO口輸出。ARM單元根據信號處理結果、分析得到的信號類型，以及解調的信號幅度、電平等結果，計算得到AM的調制度或者FM的調頻度及最大頻偏，以及ASK、FSK、PSK的解調基帶速率等參數；根據判斷的信號類型和參數，將結果輸出到顯示單元（液晶顯示屏）進行顯示。

交直流變換放大的選擇：若采用整流器和放大器，只會得到幅度而失去相位信息；若使用三極管和放大器，由于信號經過檢波，只有正交變波，也會丟失一半相位信息；而采用運放，則先通過放大器，通過在另一端加直流電壓源，將信號的幅值抬高加入負反饋，使其整體信號幅值都大于0，同時完成交直流轉換和放大任務。使其滿足A/D轉換模塊的輸入要求和分辨率要求。此方法不會造成信號的相位信息丟失，但對于放大器的轉換速率需求較高。

2 硬件電路分析

2.1 調理電路設計

該電路使用LMH6643MA作為運放，其最小轉化速率為90 V/μs，不僅滿足題目要求，同時增益帶寬也得到了放大。本單元為單電源供電，因此將輸入信號增加一個直流電平使其成為直流信號。如圖2所示。

由于電壓抬高需將其變成直流信號，整合后反相放大負反饋運算放大器的放大計算式[1]如下：

式中，VS1表示用于抬高的直流電壓，VG1表示輸入信號的電壓；對于二級放大同理。由于信號放大后接入AD模塊ADC08200，為了滿足ADC08200的輸入規(guī)格和分辨率要求，對其放大的倍數有所要求，V0要在（-0.3 V，3.8 V）之間調整放大倍數和抬高電壓[2]。

2.2 ADC08200模數轉換電路

該電路為電源電路，其中LM1085將5 V電壓轉換為3.3 V，給ADC08200的模擬部分提供電源，經過電感隔離后給其數字部分提供電源。其中電感隔離是模擬電源和數字電源之間隔離，防止數字電源對模擬電源干擾，該電路提高了系統(tǒng)的穩(wěn)定性。為提高信號的準確性，加入電容進行濾波去除多余的噪聲，經過整形后方便頻率采集，電路如圖3所示。

選用ADC08200模數轉換芯片將輸入模擬信號轉換為數字信號供FPGA作信號處理，此設計是在載波頻率為2 MHz的情況下，確保有足夠的采樣率，對kHz級別的模擬信號進行讀取和采樣。其中VIN+為輸入的模擬信號，在0～2.5 V范圍，會被轉換為8 bit。轉換結果通過DA0～DA7輸出。ADCCLK腳為轉換器時鐘控制腳，由FPGA控制轉換速率，如圖4所示。

2.3 FPGA信號處理模塊

首先需對輸入信號進行頻域變換，去除原高頻載波對信號的影響，進而得到調制信號。由于對后續(xù)的數字信號處理要求較高（如FFT等），故得到ADC08200輸出轉化的信號數據后，先對信號進行下變頻、降采樣、濾波等數字信號處理。通過FPGA計算信號頻率，根據頻率計結果產生適合的本地載波與采集到的數據混頻，混頻后整體信號搬移至低頻段，降低信號采樣率至512 kHz。得到相近的頻率的本地載波為2 MHz，再將輸入信號和本地載波經過一個乘法電路進行運算，正弦波的公式為[3-4]：

過低通濾波器過濾掉高頻的cos（X + Y）后，剩下的cos（X - Y）相較于原信號是進行了降頻處理，得到了低頻信號。后續(xù)可進行降采樣處理，將采樣頻率降低到512 kHz [5]。

2.4 數模轉換電路

電源電路中CX1117將5 V電壓轉為3.3 V，給AD9742芯片的數字部分提供電源，通過電感隔離后給AD9742的模擬部分提供電源，如圖5所示。

本裝置選用AD9742（12位分辨率）芯片接收解調數據，其轉換速率都高達210 MS/s，完全滿足分離模擬信號的帶寬要求。DACLK腳為轉換器時鐘控制腳，由FPGA控制其轉換速率。將模擬到的數字信號通過該芯片轉為模擬信號，經過后部分由LMH6643比例放大器放大，得到所需的模擬信號，如圖6所示。

采用STM32F407芯片接收FPGA發(fā)來的測量數據和解調數據，STM32進行頻譜分析判斷其類型。時域上，AM信號在時域上具有直流信號的特點，而FM信號和CW信號的波形無明顯的特點，均為正弦波導致不易區(qū)分。頻域上，AM信號的波形僅在中心頻率和兩個邊帶上有峰值；CW信號的波形僅在中心頻率上有峰值；由于FM調頻相當于將中心頻率的峰值分散給多個邊帶，故FM信號的波形在多個邊帶上有峰值。最后通過IO口輸出，在液晶顯示屏上顯示信號調制類型及其調制參數[6]。

基于上述特性，降頻后的測試信號可以被主控芯片處理，將得到的信號數據經過FFT運算結合優(yōu)化的零中心歸一化瞬時幅度之譜密度算法，則可判斷信號的類型并將結果送給FPGA的解調單元，讓其根據信號類型進行解調，解調后將數據傳輸給主控芯片進行DA轉換，進而輸出解調波形。同時主控芯片根據得到的解調信息如信號幅值、電平等結合FFT結果，計算得到對應信號種類的調制度和參數。再將其與調制類型一并輸給顯示模塊進行顯示。

3 軟件設計分析

軟件設計部分是將在硬件電路中采樣、濾波后的信號做算法處理，過軟件算法完成調制信號識別、調制度測量、信號解調與參數計算等功能。具體流程如圖7所示。

3.1 調制信號識別

將AD采集后的信號送入FPGA后計算信號頻率，根據頻率計控制NCO產生本地載波，經過混頻后，信號整體搬移到載波至低頻段，降低了信號的采樣率后濾波，送到ARM單元作FFT運算。

3.2 調制度測量

ARM單元根據FFT結果，分析得到的信號類型，解調的信號幅度、電平等結果，計算得到AM的調制度或者FM的調頻度及最大頻偏，以及ASK、FSK、PSK的解調基帶速率等參數。

3.3 信號解調與參數計算

STM32通過FFT運算結果和零中心歸一化瞬時幅度之譜密度算法[7]并判斷信號類型后，將信號類型記錄下并反饋給FPGA，使其進行相應信號的相干解調。解調完成后，通過FPGA傳輸解調數據至STM32。再以DA方式進行轉換，將解調波輸出；同時對信息進行計算，得到對應的調制度和參數[8]，再與信號類型一同輸出給顯示模塊顯示。

3.4 顯示屏部分

采用STM32F407芯片來接收FPGA發(fā)來的測量數據和解調數據，用STM32進行頻譜分析判斷其類型，通過IO口輸出，在液晶顯示屏上顯示信號調制類型及其調制參數[9]，同時AD9742芯片接收解調數據，進行數模轉換后在示波器上顯示解調波形。

4 測試結果與分析

4.1 實際電路對比分析

載波頻率為2 MHz，電壓峰峰值為100 mV，要求：1）AM調制頻率為1 kHz，調制深度為30%；

2）FM調制頻率為5 kHz，偏移程度為5 kHz；3）未知調制方式下，自主識別；4）ASK/PSK二進制碼速率Rc設為3 kHz；5）FSK二進制碼速率設為5 kHz。

在實驗操作過程當中，已有多組實驗結果驗證了本系統(tǒng)的可行性。按照研究要求，設置載頻為2 MHz，峰峰值為100 mV。AM調制頻率為1 kHz、調制深度為30%；其顯示結果為1 kHz，調幅系數0.29，誤差絕對值小于0.1，滿足測量要求[10]。FM調制頻率為5 kHz、偏移程度為5 kHz；其顯示結果為調幅系數1.00，調制信號頻率5 012 Hz，誤差小于50 Hz，最大頻偏5 035 Hz，誤差小于300 Hz，調制類型參數及波形顯示如圖8所示。

ASK/PSK調制頻率為3 kHz [11]，其顯示結果二進制碼速率為6 kHz并顯示方波[12]；FSK二進制碼速率設為5 kHz，其顯示結果二進制碼速率為10 kHz并顯示方波，如圖9所示。

4.2 測量數據分析

4.2.1 AM測量數據

AM信號（含載頻分量的雙邊帶調幅信號），載波電壓峰峰值Vpp = 100 mV，載頻fc = 2 MHz，其正弦調制信號頻率F = 1 kHz，調制深度為30%～100%。根據測量結果表明，其顯示值與信號發(fā)生器設置值的誤差的絕對值小于0.1，可正確顯示AM正弦波形圖，測量數據正確，符合設計要求，如表1所示。

4.2.2 FM測量數據

FM信號，調制頻率為5 kHz，偏移程度為5 kHz。載波電壓峰峰值Vpp = 100 mV，載頻fc = 2 MHz，其正弦調制信號頻率F = 5 kHz，調頻系數為1～5。測量結果表明，調頻系數顯示值與信號發(fā)生器設置值的誤差的絕對值小于0.3；調制信號頻率顯示值與信號發(fā)生器設置值的誤差的絕對值小于50 Hz；最大頻偏顯示值與信號發(fā)生器設置值的誤差的絕對值小于300 Hz，可正確顯示FM正弦波形圖，測量數據正確，符合設計要求，如表2所示。

4.2.3 CW測量

未知調制方式下，自主識別為CW，符合設計要求。

4.2.4 ASK、FSK、PSK測量數據

由信號發(fā)生器產生的信號AS、FSK、PSK，設二進制碼速率Rc為3、4、5 kHz時，產生的速率Rc分別為6、8、10 kbit/s，對比表3的測量數據，設置值與顯示值之間的誤差在±0.02左右，F(xiàn)SK二進制碼速率設為5 kHz，由于移頻鍵控系數h ∈ [2，5]，因此設為2，根據相關公式h = （| fc1 - fc0 |） / Rc，可設跳躍頻率fc1為2.01。顯示二進制碼速率為10 kHz，移頻鍵控系數為2.01，可正確顯示ASK、FSK、PSK方波，測量數據正確，符合設計要求。不同碼數率如表3所示。

通過以上實驗數據可知，該裝置雖存在一定的誤差，但誤差范圍都只在0.02%左右，實驗結果表明測量裝置可高精度地任意計算測量值及輸出波形。該裝置操作簡單、精確度高、高性能等優(yōu)勢，可廣泛應用于信號調制方式識別和參數估計等方面，具有較強的實用價值[13]。同時為測量儀器提供商業(yè)應用。

5 結 論

本文設計了基于STM32F407單片機和EP4CE22E22A7系FPGA的信號調制方式識別和參數估計裝置，經過測試表明，該裝置各項參數指標測試模塊均表現(xiàn)出了優(yōu)秀性能。相較于傳統(tǒng)模擬電路，該裝置不僅具高性能、高精度、運算速度快的優(yōu)勢，還實現(xiàn)了人機交互，能更好地滿足信號調試需求。

參考文獻：

[1] 王瑞.調頻信號調制識別與參數估計算法研究 [D].西安：西安電子科技大學，2019.

[2] 王永志.數字調制信號的參數估計與調制識別技術的研究 [D].哈爾濱：哈爾濱工程大學，2019.

[3] 李偉.數字通信信號的自動識別與參數估計算法研究 [J].西安文理學院學報：自然科學版，2018，21（5）：58-63.

[4] 張玉靜.通信信號調制方式識別及參數估計 [D].北京：北京郵電大學，2016.

[5] 宋軍，劉渝，王旭東.FSK/BPSK復合調制信號識別與參數估計 [J].電子與信息學報，2013，35（12）：2868-2873.

[6] 張春杰，李娜.PSK信號的調制參數估計與識別 [J].應用科技，2013，40（5）：40-43+47.

[7] 于顯耀.數字調制信號調制識別及參數估計問題研究 [D].大連：大連理工大學，2013.

[8] 蘆躍.數字信號調制識別及參數估計研究 [D].蘇州：蘇州大學，2013.

[9] 安金坤.通信信號調制方式識別與參數估計研究 [D].西安：西安電子科技大學，2011.

[10] 布剛剛.一種FM信號調制解調數字化實現(xiàn)方法研究 [J].現(xiàn)代導航，2021，12（4）：306-309.

[11] 周志法，艾文，張堯琴.基于FPGA的2FSK數字信號調制解調 [J].電子科技，2012，25（3）：121-123.

[12] 趙春.基于ARM-FPGA的BPSK調制解調無線通信系統(tǒng)設計與實現(xiàn) [D].合肥：安徽大學，2021.

[13] 尹吉倫.基于FPGA的短波數字信號調制解調的應用 [D].大連：大連海事大學，2007.

作者簡介：聶晨（2004.02—），女，漢族，四川南充人，本科在讀，研究方向：信息的調制與解調。