［摘 要］文章通過建立微盲孔填銅模型、剛性電路板高厚徑比和撓性電路板通孔電鍍銅模型，同時基于電化學(xué)測試結(jié)果進行電鍍銅的數(shù)值模擬計算，對鍍液對流對濃度邊界層的影響、加速劑在電極表面的積累效應(yīng)、鍍層均勻性、鍍槽內(nèi)電場分布和添加劑作用機制等進行了分析。通過設(shè)計印制電路圖形，對圖形電鍍鍍層均勻性影響因素進行分析，以此確定最優(yōu)工藝和參數(shù)；達到電鍍銅表面同層厚度的均勻性與填銅的平整性效果，從而達到了減小盲孔孔徑直徑，降低孔深、銅層、面銅厚度和抗蝕膜厚度的目的。通過研究，文章實現(xiàn)了高密度互連印制電路板線路的微細化，達到了電氣互連孔更小、密度更高，可靠性和感應(yīng)程度更強的效果。

［關(guān)鍵詞］電路互連；盲孔填銅；電鍍銅；電路板

［中圖分類號］TN405 ［文獻標(biāo)志碼］A ［文章編號］2095–6487（2024）03–0071–03

隨著傳感器技術(shù)和電子系統(tǒng)的迅速發(fā)展，對于精準(zhǔn)、高效的感應(yīng)電路需求日益增長。在此背景下，互連技術(shù)作為高精度集成感應(yīng)電路的關(guān)鍵組成部分，扮演著至關(guān)重要的角色?；ミB技術(shù)在高精度集成感應(yīng)電路中具有重要意義，其不僅涉及電路布局和設(shè)計的靈活性，也關(guān)乎電路性能的穩(wěn)定性和精確性。隨著電子元件尺寸的不斷縮小和功能的不斷增加，對互連技術(shù)的要求也變得日益嚴(yán)苛。多層互連、超高頻和毫米波互連、三維互連等先進技術(shù)的出現(xiàn)，為高精度感應(yīng)電路的設(shè)計與實現(xiàn)提供了全新的可能性。

文章基于電化學(xué)測試結(jié)果進行電鍍銅的數(shù)值模擬計算來分析電鍍銅過程，包括分析鍍液對流對濃度邊界層的影響，盲孔填充過程中加速劑在電極表面的積累效應(yīng)，以及添加劑作用下的盲孔銅填充等。通過設(shè)計印制電路圖形分析鍍層均勻性的影響因素，借此確定最優(yōu)工藝和參數(shù)，實現(xiàn)高精度集成感應(yīng)電路的線路精細化，促進電氣互連技術(shù)的進步，推動高精度集成感應(yīng)電路互連技術(shù)在各領(lǐng)域的廣泛應(yīng)用。

1 微盲孔填銅關(guān)鍵技術(shù)

微盲孔填銅采用哈林槽進行，建立哈林槽盲孔填銅二維模型。哈林槽維度為10 cm×24 cm，鍍槽兩端為陽極，陰極板置于鍍槽中間，陰極板高度為10 cm。陰極測試板上設(shè)置一系列盲孔，盲孔直徑100 μm，深度75 μm。哈林槽電鍍銅采用底部氣體噴流或底部液體噴流方式進行鍍液交換，當(dāng)氣體噴流進行鍍液交換時，氣體從鍍槽上方溢出進入大氣；當(dāng)采用底部液體噴流方式進行鍍液交換時，鍍液在鍍槽頂部溢流進入副槽，在循環(huán)泵作用下從鍍槽底部噴管噴出。

以底部氣體噴流的鍍液循環(huán)模式為例分析盲孔銅填充過程，電鍍時鍍液溫度恒定在25℃。鍍槽內(nèi)物質(zhì)由氣相與液相組成，計算域內(nèi)兩相共存且相互滲透。氣體相對于液體的運動由粘性阻力和壓差阻力平衡決定。氣泡的運動帶動周圍液體流動進行循環(huán)，鍍槽中的兩相有各自的速度與體積分?jǐn)?shù)，用流體力學(xué)方程描述；電鍍過程中，鍍液流動速度較小且壓力較低，液相看作不可壓縮流體，兩相分享相同的壓力場，氣體密度與液體密度相比可忽略。

2 電鍍銅技術(shù)

2.1 高厚徑比通孔電鍍銅關(guān)鍵技術(shù)

新型通孔電鍍裝置由內(nèi)槽與外槽兩個槽體組成，帶有通孔的測試板水平放置在內(nèi)槽底部夾具內(nèi)，陽極磷銅板放置在陽極室，槽內(nèi)鍍液在循環(huán)泵的幫助下進行鍍液交換，根據(jù)泵的液體流量來調(diào)整內(nèi)外槽液面差，從而控制孔內(nèi)鍍液流速，使液面差維持穩(wěn)定。電鍍時根據(jù)陰極板尺寸可調(diào)整陽極大小，以控制PCB 表面鍍層均勻性。厚度為3.2 mm 的測試板作為陰極放置于邊I，通孔直徑分別為1 mm、0.4 mm 與0.25 mm，邊界II 與III 為陽極，循環(huán)泵引起的內(nèi)外槽鍍液的液面高度差為h，邊界IV、V、VI 與VII，VII 為氣液界面邊，其他為絕緣邊界。

2.2 撓性板通孔電鍍銅關(guān)鍵技術(shù)

撓性板通孔電鍍銅電鍍體系采用中銅中酸體系，由VMS（130 g/LCuSO4·5H2O，170 g/LH2SO4，60 mg/LCl2）、1 mg/LSPS、200 mg/LEO/PO、6 mg/LPEOPI組成。采用多物理耦合方法構(gòu)建撓性板通孔電鍍銅模型，通孔電鍍銅模型建立后，采用有限元方法迭代求解。撓性板通孔電鍍銅模型計算域網(wǎng)格劃分時，在陰極板表面構(gòu)建邊界層，并劃分為自由三角形網(wǎng)格，最底層網(wǎng)格尺寸為500 nm，單元生長率為1.2，邊界層外面的計算域設(shè)置單元生長率為1.5，以提高數(shù)值求解的收斂性，節(jié)約計算時間。哈林槽采用底部氣體噴流方式進行鍍液循環(huán)，采用兩相流對槽內(nèi)鍍液流動進行數(shù)值模擬，得到通孔附近鍍液流場。鍍液流動速度的不同引起陰極板表面流體力學(xué)邊界層厚度的差異，從而形成不同厚度的擴散層，邊界層厚度隨電極附近鍍液流動速度的增加而減小。

2.3 圖形電鍍銅關(guān)鍵技術(shù)

PCB 整板電鍍銅過程在容積大小為2L×L×H的小型電鍍槽中完成，其中H 為鍍槽高度，取值為10cm，L 為陽極與陰極間的距離，取值2.5～60 cm。陽極磷銅板放置于鍍槽的兩側(cè)，陰極測試板放置于鍍槽中間，通過鍍槽底部氣體噴流實現(xiàn)槽內(nèi)鍍液循環(huán)。陰極板放置于鍍槽中間，鍍槽左右對稱，數(shù)值模擬時構(gòu)造對稱邊界，取一半鍍槽幾何進行電鍍銅過程建模。鍍槽尺寸為L×L×H，陽極磷銅板與陰極測試板放置于鍍槽的兩側(cè)。厚度為3.2 mm 的FR4 雙面覆銅板，經(jīng)圖形轉(zhuǎn)移后獲得電鍍圖形來作為圖形電鍍測試板，覆蓋膜厚度為75 μm。陰極測試板上設(shè)計圖形孤立區(qū)與圖形密集區(qū)，以符合實際印制電路板。為提高鍍層均勻性，在鍍槽內(nèi)設(shè)置絕緣擋板，絕緣擋板放置于陰陽極之間。開展電鍍銅添加劑配比研究、關(guān)鍵控制技術(shù)研究、關(guān)鍵技術(shù)工藝體系研究、印制電路圖形設(shè)計研究，確定技術(shù)路線，進行技術(shù)驗證。

3 電路板優(yōu)化技術(shù)

3.1 制備印刷電路板的優(yōu)化方法研究

制備印刷電路板時，依據(jù)不同線路的長度和間距對印刷電路板合格率的影響，對合格率低的印刷電路板進行優(yōu)化。具體的優(yōu)化方法包括以下步驟：針對線路長度大于20 mm，間距小于0.15 mm，使用厚度為0.8～1.2 盎司的成品銅印刷電路板，在外層菲林線寬小于0.15 mm 的情況下，對合格率低的印刷電路板線路線寬可不做預(yù)大補償；在外層菲林線寬為0.2～0.3 mm的情況下，對合格率低的印刷電路板線路線寬可降低4％ ～6％ ；在外層菲林線寬大于0.3 mm 的情況下，對合格率低的印刷電路板線路線寬可降低10％ ～15％。

3.2 減小PCB板V割分板后尺寸公差的方法

為減小V 割分板后分板尺寸的公差，使用25 度V 割刀對PCB 板進行分割，同時每個PCB 小板進行內(nèi)縮0.06 mm。其中：①通過分析PCB小板間距的大小，以及PCB 板中銅到板邊基材空曠區(qū)的距離，來設(shè)計PCB 板的尺寸；②設(shè)計DOE 實驗，找出V 割工藝上下V 割刀對準(zhǔn)精度和不同供應(yīng)商基材V 割分板后板邊毛刺的大?。虎蹖OE 實驗中V 割分板后尺寸公差最小的優(yōu)化方式進行復(fù)制，并小批量生產(chǎn)驗證其可重復(fù)性；④根據(jù)DOE 實驗數(shù)據(jù)分析，當(dāng)V 割分板成型方式要求分板后尺寸公差小于±0.15 mm，且PCB小板板內(nèi)銅離板邊基材間距大于0.15 mm 時，PCB 成品尺寸有超公差現(xiàn)象；⑤根據(jù)DOE 實驗結(jié)果，最佳優(yōu)化方式為在V 割分板時選擇使用25 度V 割刀進行分割，且每PCB 小板進行內(nèi)縮0.06 mm。

3.3 減小PCB板超公差現(xiàn)象的加工方法

減小PCB 板超公差現(xiàn)象的加工方法，通過在PCB 板的第五PCS 板外邊設(shè)置一段廢料A，并且第五PCS 只使用V 割工藝，解決PCB 板上因存在兩種成型工藝而出現(xiàn)超公差現(xiàn)象的技術(shù)問題。減小PCB 超公差現(xiàn)象的加工方法可分為以下步驟：①設(shè)計DOE 實驗，找出V 割成型工藝與鑼板成型工藝同時存在一個PCB 上時PCB 尺寸公差的范圍值；②將范圍值最優(yōu)的優(yōu)化方式復(fù)制，小批量生產(chǎn)驗證其可重復(fù)性；③根據(jù)DOE 實驗數(shù)據(jù)分析，當(dāng)V 割成型工藝和鑼板成型工藝同時存在，PCB 公差尺寸小于±0.2 mm 時，PCB 成品尺寸有超公差現(xiàn)象；④根據(jù)DOE 實驗結(jié)果，選擇最優(yōu)的優(yōu)化方式為在第五PCS外邊增加一段廢料A，且第五PCS 板只有V 割成型工藝，沒有鑼板成型工藝。

其中DOE 實驗的步驟如下：①未增加廢料A 之前，先使用大板V 割，再鑼板此PCS，測量PCS 尺寸公差，公差范圍為±0.25 mm ；②未增加廢料A 之前，先使用鑼板成型工藝，再使用V 割SET 板，測量PCS 尺寸公差，公差范圍為±0.25 mm ；③增加廢料A 后，先使用鑼板成型工藝，再V 割SET 板，或先大板V 割，再鑼板成SET 板，測量PCS 尺寸公差，公差范圍為±0.15 mm。

3.4 PCB板沉銅工裝研究

PCB 板沉銅工裝，包括矩形結(jié)構(gòu)的框架，框架的底部沿長度方向滑動，設(shè)有多根可拆卸的支撐齒條；框架兩側(cè)沿豎直方向滑動，設(shè)有多根可拆卸的側(cè)齒條；框架的背面沿長度方向滑動，設(shè)有多根可拆卸的間隔齒條；框架的背面沿豎直方向滑動，設(shè)有多根可拆卸的壓緊齒條，壓緊齒條可沿滑動方向的軸線轉(zhuǎn)動。

壓緊齒條位于間隔齒條上，支撐齒條、側(cè)齒條以及壓緊齒條朝向框架內(nèi)部的一側(cè)均具有齒形槽，間隔齒條位于框架長度方向的兩側(cè)均設(shè)有齒形槽，并且兩側(cè)的齒形槽呈對稱結(jié)構(gòu)，齒形槽用于卡設(shè)PCB 板?？蚣軆蓚?cè)的頂部均設(shè)有掛鉤。構(gòu)成框架的桿件為圓桿結(jié)構(gòu)，支撐齒條、側(cè)齒條、間隔齒條以及壓緊齒條與框架連接的部位均設(shè)有弧形卡槽，弧形卡槽卡設(shè)于框架的桿件之后，弧形卡槽覆蓋框架桿件圓周1/2 以上的范圍。進一步地，弧形卡槽沿軸線方向的長度大于支撐齒條、側(cè)齒條、以及壓緊齒條的厚度，弧形卡槽沿軸線方向的長度大于間隔齒條的寬度。進一步地，框架背面的上段沿長度方向設(shè)有多根豎直狀態(tài)的連接桿，壓緊齒條可根據(jù)PCB 板的大小選擇與適當(dāng)位置的連接桿連接。

框架背面設(shè)有至少一根水平狀態(tài)的滑桿，間隔齒條滑動設(shè)于滑桿。掛鉤沿框架的寬度方向滑動連接于框架，掛鉤與框架連接的部位穿設(shè)有鎖緊螺釘。

4 技術(shù)成果

（1）采用多物理場耦合方法構(gòu)建盲孔填銅模型，鍍液中存在Cl －時，抑制劑EO/PO 明顯抑制銅在電極表面的沉積。銅沉積時，EO/PO 與Cl －、Cu+ 形成復(fù)雜結(jié)構(gòu)吸附在電極表面形成陰極膜，增大電極極化，抑制銅沉積。SPS 吸附在電極表面，加速銅沉積。動力學(xué)參數(shù)（如交換電流密度、極化斜率、添加劑覆蓋率等）引入電鍍銅控制方程，采用有限元方法進行數(shù)值模擬，可獲得良好的盲孔填銅效果，盲孔填銅性能達到95%。

（2）通過控制循環(huán)泵液體流量來調(diào)整內(nèi)槽與外槽液面高度差，形成一個穩(wěn)定的壓力差，通孔內(nèi)部鍍液不同的流速而達到通孔電鍍銅的均勻性。通孔中心鍍層厚度明顯增加，并且通孔兩端鍍層的邊緣效應(yīng)降低，鍍液的交換速率、均鍍能力得到大幅提高，有利于添加劑在孔中心的均勻吸附，并改善鍍層沉積性能。實驗表明厚徑比為12.8 的通孔鍍層均勻性提高了30%。

（3）用多物理場耦合技術(shù)建立撓性電路板通孔電鍍銅模型。通孔內(nèi)部銅離子與添加劑主要通過擴散向電極表面?zhèn)髻|(zhì)，SPS 與EO/PO 在鍍液中擴散系數(shù)及其在電極表面吸附時間的差異，形成撓性電路板通孔中心SPS 覆蓋率高，銅沉積速率較快的狀態(tài)。而整平劑PEOPI 選擇吸附在通孔兩端高電流密度處抑制銅沉積。在通孔表面形成特定的添加劑濃度分布梯度使通孔內(nèi)部銅沉積速率較大，鍍液均鍍能力超過100%。

（4）鍍槽內(nèi)設(shè)置絕緣擋板控制鍍液導(dǎo)電的自由空間，增加輔助陰極或陽控制鍍液導(dǎo)電的自由空間，增加輔助陰極或陽極并進行浮槽開孔，改變槽內(nèi)空間電場分布以獲得陰極圖形表面均勻的電流分布，提高了鍍層均勻性。

（5）優(yōu)化長線路印刷電路板制備質(zhì)量，使長線路印刷電路板的合格率提升了20％以上，報廢率降低了10％以上，對于每平米的長線路印刷電路板至少可節(jié)約成本60 元。

（6）減小PCB 板V 割分板后尺寸公差的方法，適用于PCB 板進行V 割分板。通過將使用25 度V割刀并將每PCB 小板內(nèi)縮0.06 mm，解決了客戶要求V 割成型方式分板后公差尺寸小于±0.15 mm 時，且PCB 小板板內(nèi)銅離板邊基材間距大于0.15 mm 時，PCB 成品尺寸有超公差現(xiàn)象的技術(shù)問題，該技術(shù)使V 割成型產(chǎn)品外形合格率提升了80％，報廢率降低了80％。

5 結(jié)束語

文章利用微盲孔填銅、電鍍銅等技術(shù)，以及在印刷電路板時對PCB 板進行特殊加工和沉銅工裝，研究的產(chǎn)品通過了深圳市北科檢測科技有限公司的技術(shù)驗證，其檢驗的各項數(shù)據(jù)均符合并優(yōu)于設(shè)計要求，能滿足技術(shù)性能指標(biāo)要求。同時，產(chǎn)品經(jīng)廣州華欣電子科技有限公司、深圳星聯(lián)電子科技有限公司、張家港華捷電子有限公司等公司進行市場驗證，市場驗證結(jié)果表明研究的產(chǎn)品性能穩(wěn)定。

參考文獻

[1] 郭志偉，劉林杰. 基于陶瓷外殼布線的電氣互聯(lián)屬性檢查方法研究[J]. 信息記錄材料，2022，23（6）：246-248.

[2] 冀林仙. 基于多物理場耦合的印制電路電鍍銅互連研究[D]. 成都：電子科技大學(xué)，2016.

[3] 蘇世棟，冀林仙. 多場耦合研究印制電路盲孔填銅[J]. 電子元件與材料，2018，37（7）：22-28.

[4] 伍穎，唐毓豪. 開關(guān)電源PCB 板的EMI 抑制和抗干擾設(shè)計[J]. 通信電源技術(shù)，2023，40（17）：4-7.

[5] 遂寧市廣天電子有限公司. 一種減小PCB 板V 割分板后尺寸公差的方法：CN202010468986.0[P].2020-07-17.