李文彬　楊孟祥

MAX+plusⅡ可編程邏輯開發(fā)軟件是Altera公司為其FPGA/CPLD芯片設(shè)計(jì)的集成化開發(fā)工具，設(shè)計(jì)者不需要精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)，可以用自己熟悉的設(shè)計(jì)工具（如原理圖輸入或硬件描述語言）建立設(shè)計(jì)，把設(shè)計(jì)自動(dòng)換成最終所需的格式。其設(shè)計(jì)速度非常快，對(duì)于一般幾千門的電路設(shè)計(jì)，使用該軟件，從設(shè)計(jì)輸入到器件編程完畢，用戶拿到設(shè)計(jì)好的邏輯電路，大約只需幾小時(shí)。設(shè)計(jì)處理一般在數(shù)分鐘內(nèi)完成。特別是在原理圖輸入等方面被認(rèn)為是易使用、人機(jī)界面友善的開發(fā)軟件，特別適合初學(xué)者使用。