李燕玲，于高洋，童志義

(中國(guó)電子科技集團(tuán)公司第四十五研究所，北京 101601)

摩爾定律在自1965年發(fā)明以來(lái)的45年中，一直引領(lǐng)著世界半導(dǎo)體產(chǎn)業(yè)向?qū)崿F(xiàn)更低的成本、更大的市場(chǎng)、更高的經(jīng)濟(jì)效益前進(jìn)。然而，隨著半導(dǎo)體技術(shù)逐漸逼近硅工藝尺寸極限，摩爾定律原導(dǎo)出的“IC的集成度約每隔18個(gè)月翻1倍，而性能也將提升1倍”的規(guī)律將不再適用。為此，國(guó)際半導(dǎo)體技術(shù)路線圖組織(ITRS)在2005年的技術(shù)路線圖中，即提出了“后摩爾定律”(More-than-Moore)的概念。近年的技術(shù)路線圖更清晰地展現(xiàn)了這種摩爾定律與“后摩爾定律”相結(jié)合的發(fā)展趨勢(shì)，并認(rèn)為“后摩爾定律”在應(yīng)用中的比重會(huì)越來(lái)越大。

ITRS組織針對(duì)半導(dǎo)體產(chǎn)業(yè)近期 (2007～2015年)和遠(yuǎn)期(2016～2022年)的挑戰(zhàn)，在技術(shù)路線制定上，提出選擇兩種發(fā)展方式：一是，繼續(xù)沿著摩爾定律按比例縮小的方向前進(jìn)，專(zhuān)注于硅基CMOS技術(shù)；二是，按“后摩爾定律”的多重技術(shù)創(chuàng)新應(yīng)用向前發(fā)展，即在產(chǎn)品多功能化(功耗、帶寬等)需求下，將硅基CMOS和非硅基等技術(shù)相結(jié)合，以提供完整的解決方案來(lái)應(yīng)對(duì)和滿足層出不窮的新市場(chǎng)發(fā)展。其中，“后摩爾定律”技術(shù)被業(yè)界認(rèn)為，其在IC產(chǎn)品創(chuàng)新開(kāi)發(fā)中的比重將越來(lái)越凸顯(如圖1所示)。

圖1 “超越摩爾定律”的新興范式(來(lái)源：NXP)

當(dāng)前，半導(dǎo)體業(yè)現(xiàn)處于32 nm制程時(shí)代，預(yù)估到2019年左右會(huì)進(jìn)入16 nm制程。在這種情況下，電子電路技術(shù)和電路設(shè)計(jì)的概念將進(jìn)入一個(gè)新的發(fā)展階段，電子封裝技術(shù)在重要性和價(jià)值方面都將得到提升。在被稱(chēng)作“超越摩爾定律”的新興范式下，無(wú)論物理上還是應(yīng)用上，在Z軸方向組裝都將變得越來(lái)越重要(見(jiàn)圖1所示)。也許半導(dǎo)體產(chǎn)業(yè)仍然會(huì)維持摩爾定律(Moore’s Law)的發(fā)展速度，但這是通過(guò)封裝技術(shù)的不斷提升彌補(bǔ)了產(chǎn)業(yè)制程萎縮的瓶頸，封裝業(yè)在半導(dǎo)體領(lǐng)域中的地位愈加凸顯，而決不是處于從屬地位。

“后摩爾定律”對(duì)半導(dǎo)體技術(shù)產(chǎn)業(yè)化發(fā)展具有強(qiáng)大的推動(dòng)力。它一方面使半導(dǎo)體技術(shù)從過(guò)去投入巨額資金追隨工藝節(jié)點(diǎn)的推進(jìn)，轉(zhuǎn)到投資市場(chǎng)應(yīng)用及其解決方案上來(lái)；同時(shí)，從過(guò)去看重系統(tǒng)中的微處理器和存儲(chǔ)器技術(shù)的發(fā)展趨勢(shì)，轉(zhuǎn)向封裝技術(shù)、混合信號(hào)技術(shù)等綜合技術(shù)創(chuàng)新；從過(guò)去的半導(dǎo)體公司與客戶(hù)、供應(yīng)商之間的一般買(mǎi)賣(mài)關(guān)系，轉(zhuǎn)向建立緊密的戰(zhàn)略聯(lián)盟，形成大生態(tài)系統(tǒng)的關(guān)系；尤其是，3D集成技術(shù)中的硅直通孔 (Through-Silicon Via，TSV)封裝技術(shù)，有可能引發(fā)世界半導(dǎo)體技術(shù)發(fā)展方式的根本性改變。

對(duì)比傳統(tǒng)的摩爾定律，“后摩爾定律”并不是一個(gè)定律，因?yàn)樗鼪](méi)有像摩爾定律那樣提出某些業(yè)界可以遵循的數(shù)字化概念。但它也向我們揭示了一些新的趨勢(shì)，即業(yè)界除了會(huì)延續(xù)摩爾定律對(duì)集成度、性能的追求外，還會(huì)利用更多的技術(shù)，例如，模擬/射頻、高壓電源、傳感器和驅(qū)動(dòng)器、生物芯片以及SiP封裝技術(shù)等，提供具有更高附加價(jià)值的系統(tǒng)。

可以看出，后摩爾定律比傳統(tǒng)的摩爾定律更為復(fù)雜。傳統(tǒng)的摩爾定律要求業(yè)界投入大量的資金開(kāi)發(fā)更先進(jìn)的硅工藝，但后摩爾定律則需要業(yè)界將投資更多地轉(zhuǎn)向客戶(hù)定制方案，它所涉及的技術(shù)領(lǐng)域也更廣。其中有兩個(gè)重點(diǎn)的技術(shù)領(lǐng)域：一是封裝技術(shù)，二是混合信號(hào)技術(shù)。

由于傳統(tǒng)的摩爾定律只主導(dǎo)著一個(gè)系統(tǒng)中的處理器和存儲(chǔ)器的發(fā)展趨勢(shì)，這些器件可能只占系統(tǒng)總器件數(shù)目的10%。除了這些器件外，一個(gè)系統(tǒng)中還會(huì)有電源、天線、濾波器、傳感器和驅(qū)動(dòng)電路、轉(zhuǎn)換器、開(kāi)關(guān)以及電阻和電容。如果一味地將這些技術(shù)集成到單芯片中，實(shí)現(xiàn)的效果可能會(huì)并不理想，因此業(yè)界正以很大的熱情去開(kāi)發(fā)SiP(系統(tǒng)級(jí)封裝)等封裝技術(shù)。除了封裝技術(shù)以外，混合信號(hào)半導(dǎo)體技術(shù)、MEMS技術(shù)、化學(xué)、生物技術(shù)都將會(huì)與CMOS邏輯技術(shù)相融合，去提供一個(gè)微系統(tǒng)。

1 半導(dǎo)體封裝驅(qū)動(dòng)摩爾定律持續(xù)前進(jìn)

半導(dǎo)體業(yè)現(xiàn)處于32 nm制程時(shí)代，預(yù)估到2019年左右會(huì)進(jìn)入16 nm制程。設(shè)計(jì)一款45 nm SoC,非人工花費(fèi)就達(dá)2000～5000萬(wàn)美元，而32 nm預(yù)計(jì)是7500～12000萬(wàn)美元。而一款130nmSoC，僅需不到500萬(wàn)美元。即便是年收入超過(guò)20億美元的IC設(shè)計(jì)公司也可能無(wú)力負(fù)擔(dān)如此高昂的成本，而全球年收入超過(guò)20億美元的IC設(shè)計(jì)公司不超過(guò)10家。也就是說(shuō)絕大多數(shù)IC設(shè)計(jì)公司都不可能進(jìn)入45 nm或32 nm時(shí)代。也許半導(dǎo)體產(chǎn)業(yè)仍然會(huì)維持摩爾定律(Moore’s Law)的速度前進(jìn)，因?yàn)榉庋b產(chǎn)業(yè)彌補(bǔ)了制程萎縮的瓶頸，封裝產(chǎn)業(yè)將在后摩爾定律時(shí)代大放異彩，而決不是處于從屬地位。

盡管摩爾定律仍持續(xù)前進(jìn)，可是卻呈現(xiàn)有放慢的趨勢(shì)。半導(dǎo)體業(yè)現(xiàn)在處于32 nm制程時(shí)代，預(yù)估到2019年左右會(huì)進(jìn)入16 nm制程，這期間相差了約11年。然而，愈來(lái)愈多的業(yè)者試圖打破摩爾定律，尋找如何能提升技術(shù)效益的方法。新一代的封裝技術(shù)如堆疊式、硅通孔 (Through Silicon Via；TSV)等出現(xiàn)。通過(guò)三維空間堆疊，以增加裸芯片容量，補(bǔ)足摩爾定律放緩的問(wèn)題。封裝業(yè)者相信，他們能夠扮演推動(dòng)產(chǎn)業(yè)下一代成長(zhǎng)的主要角色。

近年來(lái)封裝業(yè)的技術(shù)成長(zhǎng)速度已勝過(guò)其它半導(dǎo)體業(yè)者。封裝產(chǎn)業(yè)的發(fā)展，在過(guò)去五年的封裝型態(tài)數(shù)量即比過(guò)去5～10年間快了4～5倍。因此，當(dāng)封裝及測(cè)試正在不斷進(jìn)步的同時(shí)，而前段制程產(chǎn)業(yè)的進(jìn)步速度則在放慢。

由于投資于新一代尖端制程的設(shè)計(jì)成本相當(dāng)龐大，而設(shè)計(jì)也愈趨復(fù)雜。再者，現(xiàn)今市場(chǎng)是由消費(fèi)性電子市場(chǎng)所主導(dǎo)，也就是說(shuō)，消費(fèi)者要求且期待的是便宜、小巧及功能更強(qiáng)的產(chǎn)品。因此，半導(dǎo)體銷(xiāo)售業(yè)者尋求的是更獨(dú)特的設(shè)計(jì)或封裝方式。目前最普遍的封裝方式為在一芯片上綜合所有技術(shù)于系統(tǒng)單芯片(SoC)內(nèi)，而封裝公司也已確實(shí)設(shè)計(jì)出附帶多功能芯片的解決方案。

封裝技術(shù)發(fā)展的趨勢(shì)在于“向厚度空間發(fā)展”，封裝廠已提供3D封裝方案，以系統(tǒng)級(jí)封裝(SiP)為例，通過(guò)引線鍵合的方式連接芯片做堆疊，節(jié)省了模塊的空間。半導(dǎo)體業(yè)者可依其需求選擇SoC，或是3D封裝。一般來(lái)說(shuō)，客戶(hù)追求尺寸更小、功能更強(qiáng)的解決方案。但與此同時(shí)，業(yè)者也須考慮成本、效能、功能、產(chǎn)品面市、散熱性及耗電性等其它因素。比如說(shuō)，SoC所需之設(shè)計(jì)成本與時(shí)間相對(duì)較高，過(guò)程的掌控較為困難，相較之下，SiP技術(shù)的風(fēng)險(xiǎn)小，適合用于大量與可長(zhǎng)時(shí)間整合的應(yīng)用，但整體性能則受其連接器的長(zhǎng)度影響。

然而，SiP已演進(jìn)成可與SoC并駕齊驅(qū)的方法，為不同的市場(chǎng)需求提供比SoC更優(yōu)秀的技術(shù)。個(gè)別的SiP比SoC在許多的應(yīng)用上擁有更多整合上的彈性、更快的上市時(shí)間、更低的研發(fā)成本、更低的工程修改費(fèi)用(NRE)及更低的產(chǎn)品成本。SiP并不是高階、單晶及硅整合的替代品，而是與SoC互補(bǔ)的解決方案。

2 3D-TSV技術(shù)引領(lǐng)封裝革命

現(xiàn)在一種最先進(jìn)的硅通孔封裝技術(shù)TSV(Through-Silicon Vias)出現(xiàn)了，也就是所謂的3D IC。這項(xiàng)技術(shù)將大幅度提高芯片的晶體管密度(立體密度)，使半導(dǎo)體產(chǎn)業(yè)可以超越摩爾定律的發(fā)展速度。在圖像傳感器、MEMS領(lǐng)域TSV已經(jīng)大量出貨，并將快速擴(kuò)展到內(nèi)存領(lǐng)域，成為半導(dǎo)體產(chǎn)業(yè)發(fā)展速度最快的領(lǐng)域。

TSV作為新一代封裝互連技術(shù)，是通過(guò)在芯片和芯片之間，晶圓和晶圓之間制造垂直通孔，通過(guò)Z方向通孔實(shí)現(xiàn)互連，極大程度地縮短了芯片互連的長(zhǎng)度，實(shí)現(xiàn)芯片間互連的最新技術(shù)。與以往的IC封裝鍵合和使用凸點(diǎn)的疊加技術(shù)不同，TSV能夠在三維方向使得堆疊密度最大，而外形尺寸最小，大大改善了芯片速度和低功耗性能。

3D集成的好處包括可獲得更小的外形尺寸，增加封裝密度，可以滿足帶寬要求，提高RF和功耗性能，降低成本?？煽啃砸彩撬囊淮髢?yōu)勢(shì)，因?yàn)榭梢岳?D TSV取代引線鍵合或倒裝互連，利用3D堆疊晶圓級(jí)光學(xué)元件取代注塑模透鏡模組，通過(guò)若干層的垂直集成，可制造出可靠性更高的系統(tǒng)。此外，3D技術(shù)還能夠有力推動(dòng)新系統(tǒng)在汽車(chē)、電信和消費(fèi)市場(chǎng)等環(huán)境惡劣且空間受限的應(yīng)用環(huán)境中的使用。

目前WL-CSP CMOS圖像傳感器將從邊緣互連結(jié)構(gòu)轉(zhuǎn)向真正的3D-TSV架構(gòu)。根據(jù)開(kāi)發(fā)方案的具體要求，通孔將被部分填充銅或者是完全填充多晶硅或鎢。I/O的數(shù)目將擴(kuò)大至每芯片數(shù)百互連，同時(shí)有在圖像傳感器下堆疊DSP的趨勢(shì)。3D技術(shù)還有益于MEMS與其ASIC的整合。無(wú)線系統(tǒng)級(jí)封裝(SiP)將能夠整合不同光刻節(jié)點(diǎn)的異質(zhì)層和不同基板。

3D晶圓級(jí)封裝平臺(tái)已投入使用，可用背面有通孔的晶圓來(lái)生產(chǎn)CMOS圖像傳感器。它的應(yīng)用范圍還將擴(kuò)展到功率放大器模塊。而且，針對(duì)堆疊存儲(chǔ)器和邏輯芯片的3D TSV堆疊平臺(tái)也在開(kāi)發(fā)中。向前通孔(Via-First)結(jié)構(gòu)轉(zhuǎn)變是另一個(gè)發(fā)展趨勢(shì)，目前通孔直徑可小至1～5μm，互連數(shù)目可達(dá)每芯片500～2000。同時(shí)，一些MEMS應(yīng)用也開(kāi)始采用3D內(nèi)插器模塊平臺(tái)來(lái)整合ASIC和MEMS芯片。這種技術(shù)平臺(tái)還可能運(yùn)用到許多SiP中。

3D集成實(shí)際上是一種系統(tǒng)級(jí)集成結(jié)構(gòu)，其中的TSV技術(shù)，是芯片制造與封裝技術(shù)相融合的集成技術(shù)。據(jù)市場(chǎng)研究機(jī)構(gòu)Yole Developpement統(tǒng)計(jì)，到2013年，TSV市場(chǎng)規(guī)模將從目前的不足3億美元擴(kuò)展到20億美元以上，是半導(dǎo)體產(chǎn)業(yè)發(fā)展速度最快的領(lǐng)域。其中59%的3D系統(tǒng)級(jí)集成結(jié)構(gòu)(圖2所示)，將采用多層平面器件的堆疊形式，并經(jīng)由穿透硅通孔(TSV)的半導(dǎo)體工藝連接起來(lái)；到2015年，3D-TSV晶圓的出貨量將達(dá)數(shù)百萬(wàn)片，并可能對(duì)25%的存儲(chǔ)器業(yè)務(wù)產(chǎn)生影響。2015年，除了存儲(chǔ)器，3D-TSV晶圓在整個(gè)半導(dǎo)體產(chǎn)業(yè)的份額也將超過(guò)6%。同時(shí)，還將促進(jìn)相關(guān)設(shè)備和材料的推陳出新，它們的市場(chǎng)規(guī)模也將分別在2013年和2015年達(dá)到10億美元。

圖2 TSV市場(chǎng)規(guī)模

3 中段制程的來(lái)臨

傳統(tǒng)的封裝技術(shù)要承擔(dān)每個(gè)芯片的制造成本。晶圓經(jīng)過(guò)劃片工藝之后，接下來(lái)就要在每一個(gè)分好的獨(dú)立芯片上完成管芯粘貼，引線鍵合和密封處理等工藝步驟。隨著芯片的不斷縮小，每個(gè)晶圓的封裝成本很可能會(huì)提高。為了從某種程度上將這一成本的影響降到最小，目前已從劃片之前的晶圓就開(kāi)始越來(lái)越多地融入封裝工藝步驟了。

就半導(dǎo)體產(chǎn)業(yè)鏈而言，整體產(chǎn)業(yè)將劃分成前、中、后段制程。前段制程(Front-end)涵蓋IC設(shè)計(jì)與晶圓制造，中段(middle-end)包含晶圓研磨薄化、重新布線(Redistribution Layer;RDL)、凸點(diǎn)制作及3D TSV等制程，其中后鈍化層包括再分配層、應(yīng)力緩沖層、焊料凸點(diǎn)淀積層及其它等。而后段(Backend)則為封裝與測(cè)試。

中段的凸點(diǎn)制作種類(lèi)多元，制程相當(dāng)復(fù)雜，包括焊料凸點(diǎn)或銅凸點(diǎn)及后續(xù)的布線等制程。在未來(lái)3D集成技術(shù)持續(xù)發(fā)展下，MEMS與無(wú)線通信芯片功能將被整合在單一SiP封裝平臺(tái)?？梢灶A(yù)見(jiàn)MEMS與DRAM產(chǎn)業(yè)將進(jìn)行大洗牌，封測(cè)大廠的中段時(shí)代已經(jīng)來(lái)臨，封裝業(yè)將進(jìn)入一個(gè)全盛的百花齊放時(shí)代。

4 應(yīng)對(duì)“后摩爾定律”的封裝設(shè)備

半導(dǎo)體及集成電路封裝與其裝備有著十分密切的關(guān)系。裝備是封裝的基礎(chǔ)和保證，一代裝備造就一代集成電路及一代封裝。后道封裝線中四要素——設(shè)備、工藝、材料和環(huán)境這種相互依存、相互促進(jìn)、共同發(fā)展。

國(guó)際上，插裝型的封裝如DIP所占的市場(chǎng)份額越來(lái)越小，制造DIP的封裝設(shè)備正在減少，而表面安裝型的封裝所占份額越來(lái)越多，PQFP、SOP、PBGA的封裝設(shè)備已成為主流。近年來(lái)，CSP、3D疊層封裝的制造設(shè)備呈現(xiàn)強(qiáng)勁的增長(zhǎng)勢(shì)頭。以SiP、POP、3D疊層封裝為代表的先進(jìn)封裝技術(shù)已成為當(dāng)今引領(lǐng)整個(gè)半導(dǎo)體產(chǎn)業(yè)向更高階段發(fā)展，進(jìn)入了二次集成的新技術(shù)時(shí)代。

隨著全球電子信息技術(shù)的飛速發(fā)展，電子產(chǎn)品封裝的重要性和電子產(chǎn)品封裝工藝設(shè)備的作用和地位日漸突出。為滿足不同工藝階段的封裝需求，各封裝工藝設(shè)備的性能也在不斷地創(chuàng)新和提高，工藝被更多的物化在設(shè)備之中，涌現(xiàn)出了許多提供“總體解決方案”的封裝工藝設(shè)備。

目前，裝備制造商的職責(zé)已發(fā)生了根本性的轉(zhuǎn)變，在20世紀(jì)70年代只是單純地提供硬件設(shè)備，進(jìn)入80年代后既要提供硬件設(shè)備又要提供軟件(含工藝菜單)。到了90年代，設(shè)備制造商除了要提供硬件設(shè)備、軟件外，還要承擔(dān)工藝控制。進(jìn)入21世紀(jì)后，裝備制造商除了要提供硬件設(shè)備、軟件及工藝控制外，還將承擔(dān)工藝集成服務(wù)在內(nèi)的總體解決方案。這種模式已經(jīng)成為設(shè)備開(kāi)發(fā)中的一種變革。

5 TSV封裝設(shè)備

目前TSV技術(shù)還正處在研究階段,并且己有少量產(chǎn)品開(kāi)始使用。EV Group,SUSS MicroTec and Semitool等設(shè)備廠家均在開(kāi)發(fā)TSV技術(shù)。己經(jīng)開(kāi)始銷(xiāo)售不少與TSV技術(shù)相關(guān)的設(shè)備。

盡管TSV制程的集成方式非常多，但都面臨一個(gè)共同的難題，大多數(shù)情況下TSV制作都需要打通不同材料層，包括硅材料、IC中各種絕緣層或?qū)щ姷谋∧??？涛g工藝是關(guān)鍵，晶圓減薄、晶圓分割和晶圓鍵合、以及測(cè)量和檢測(cè)等也都是目前技術(shù)開(kāi)發(fā)的熱點(diǎn)。

實(shí)際上與TSV技術(shù)相關(guān)的封裝設(shè)備有芯片減?。籔VD技術(shù)淀積；CVD氧化層；CMP阻隔層；銅電鍍工藝，對(duì)通孔進(jìn)行填充；RIE等離子體刻蝕；增強(qiáng)型濺射設(shè)備；由于電鍍成本大大低于PVD/CVD,通孔填充一般采用電鍍銅的方法實(shí)現(xiàn)。其中芯片減??；RIE等離子體深硅刻蝕、銅電鍍及CMP平坦化是疊層3D封裝的關(guān)鍵工藝設(shè)備。

5.1 深硅蝕刻(DSE)設(shè)備

深層反應(yīng)離子刻蝕工藝(DRIE)是基于“Bosch工藝”的原理(也被稱(chēng)作“切換式刻蝕工藝”)，可以提供一種極好的各向異性的高速刻蝕硅的方法，同時(shí)保持非常高的刻蝕抗蝕劑選擇比。這個(gè)方法是在等離子刻蝕系統(tǒng)中，循序重復(fù)刻蝕和聚合物淀積步驟。聚合物淀積步驟會(huì)在硅導(dǎo)孔側(cè)壁上形成防護(hù)膜，防止側(cè)向刻蝕?？涛g步驟是被優(yōu)化的，先從刻蝕結(jié)構(gòu)底部去除沉積聚合物，接著以高刻蝕速率刻蝕其下的硅。?在淀積步驟中，C4F8被用來(lái)在所有暴露表面下沉積抗蝕刻的聚合物。在下一步蝕刻步驟之前，聚合物從深孔底部被各向異性地去除(側(cè)壁仍有聚合物保護(hù))，這樣以便在通孔蝕刻過(guò)程中，側(cè)壁可以防止橫向蝕刻而受到保護(hù)。如此，通過(guò)一系列各向異性的蝕刻和淀積得到近似垂直的蝕刻剖面，而側(cè)壁產(chǎn)生微小的類(lèi)似缺口和小扇形的特點(diǎn)，導(dǎo)致了通孔側(cè)壁的粗糙度(見(jiàn)圖3)。

整合的深硅蝕刻 (DSE)/和先進(jìn)的定向?yàn)R射工藝的開(kāi)發(fā)，能用來(lái)提供更佳的通孔底部和側(cè)壁金屬覆蓋特性，甚至對(duì)于深寬比高達(dá)30:1的垂直側(cè)壁形貌也能達(dá)到很好的覆蓋率。Oerlikon公司深硅蝕刻(DSE)系統(tǒng)(見(jiàn)圖4)能在晶圓上刻蝕平滑的通孔，而無(wú)側(cè)壁垂懸物和小扇形邊。這使物理氣相沉積(PVD)金屬薄膜層的連續(xù)覆蓋具有可行性。在深寬比30:1特性下，底部金屬連續(xù)覆蓋率仍可達(dá)9%，再通過(guò)電鍍能提供足夠的并行填充。該過(guò)程能克服物理氣相沉積(PVD)和銅電鍍金屬化在當(dāng)前3D封裝應(yīng)用中的局限性。

圖3 蝕刻和淀積工藝時(shí)間的不同引起側(cè)壁粗糙度的變化

圖4 Oerlikon公司VERSALINETM蝕刻系統(tǒng)

用于三維IC的TSV刻蝕設(shè)備必須將刻蝕腔體清洗步驟設(shè)計(jì)成常規(guī)清洗流程，使設(shè)備能夠在生產(chǎn)和清洗模式之間迅速轉(zhuǎn)換，使得腔室始終保持純凈狀態(tài)，同時(shí)滿足高量產(chǎn)對(duì)速度、工藝可預(yù)見(jiàn)性和工藝重復(fù)的要求；這類(lèi)刻蝕系統(tǒng)還必須具有單臺(tái)設(shè)備刻蝕所有材料的工藝處理能力，盡可能減小設(shè)備和設(shè)施的成本，消除工藝轉(zhuǎn)移和排隊(duì)造成的延遲，為客戶(hù)在產(chǎn)能和設(shè)備擁有成本方面提供競(jìng)爭(zhēng)力。另外，由于目前高端IC產(chǎn)品都使用300mm晶圓，保證晶圓表面工藝處理的均勻性，TSV的刻蝕需要使用感應(yīng)耦合等離子源（ICP）。圖5所示為采用Lam Research公司的Syndio 2300刻蝕系統(tǒng)處理的300mm晶圓TSV SEM照片。刻蝕層包括60μm厚硅材料和0.5μm的氧化層，晶圓中心(左)與邊緣處（右）的圖形顯示了良好的刻蝕均勻性。

圖5 300mm晶圓中心(左)與邊緣(右)處的TSV SEM照片

5.2 組合式刻蝕系統(tǒng)

TSV制造工藝的細(xì)節(jié)取決于不同的集成選擇。除了通孔的尺寸和形狀之外，還需要考慮通孔需要穿透哪些材料以及避免等離子造成損傷。通常，不同的材料需要不同的刻蝕氣體和不同的等離子條件。要制作穿透不同材料的通孔，可以通過(guò)晶圓在不同的反應(yīng)腔體之間的轉(zhuǎn)移(集成處理)來(lái)實(shí)現(xiàn)，而每個(gè)反應(yīng)腔體都使用不同氣體而且通常擁有不同設(shè)計(jì)，也可以通過(guò)在同一個(gè)反應(yīng)腔內(nèi)改變化學(xué)氣體(原位處理)來(lái)實(shí)現(xiàn)。圖6展示了Oerlikon公司用于300mm晶圓先進(jìn)封裝和背面金屬化的模塊組合式刻蝕平臺(tái)，它由集成2個(gè)片架臺(tái)和6個(gè)工藝模塊的8個(gè)接口組成。圖7給出了AVIZA公司開(kāi)發(fā)的Versalis fxP 200/300mm工藝平臺(tái)，是專(zhuān)為利用硅通孔技術(shù)加工三維封裝集成電路而設(shè)計(jì)，包括蝕刻、PVD及CVD設(shè)備。

圖6 Oerlikon公司CLUSTERLINETM300刻蝕平臺(tái)

圖7 Versalis fxP 200/300mm組合式TSV工藝平臺(tái)

亞微納技術(shù)公司(AVIZA Technology）為三維封裝推出Versalis fxP系統(tǒng) (見(jiàn)圖8)。它是一個(gè)200/300mm集群系統(tǒng)，專(zhuān)為利用硅通孔（TSV）技術(shù)制造三維集成電路而設(shè)計(jì)。亞微納公司在開(kāi)發(fā)此類(lèi)獨(dú)一無(wú)二的研發(fā)用工藝整合解決方案方面處于領(lǐng)先地位，該技術(shù)可包含數(shù)個(gè)不同工序，包括蝕刻、PVD及CVD，其目的是為了提供快速制造出功能性三維集成電路并加速此類(lèi)產(chǎn)品市場(chǎng)投入的速度。

AVIZA公司正在積極推進(jìn)對(duì)于TSV研發(fā)和試產(chǎn)，理想的方案是擁有完成TSV所需的四大獨(dú)立關(guān)鍵工藝步驟的成套整合設(shè)備：TSV刻蝕、CVD襯墊、襯墊刻蝕及PVD，由于能夠在一個(gè)平臺(tái)上將這些工藝無(wú)縫地轉(zhuǎn)移到生產(chǎn)環(huán)境中，允許研發(fā)者連接各自獨(dú)立的工藝而不破壞真空；整合系統(tǒng)避免了因工藝問(wèn)題導(dǎo)致的各設(shè)備廠商反饋延遲，及時(shí)發(fā)現(xiàn)問(wèn)題并優(yōu)化、配置置入生產(chǎn)系統(tǒng)，客戶(hù)能夠以高性?xún)r(jià)比和高效率的方式開(kāi)發(fā)TSV制程，這在傳統(tǒng)配置型的單一制程系統(tǒng)上是無(wú)法實(shí)現(xiàn)的。

該公司的Versalis fxP平臺(tái)最多能夠連接6個(gè)加工模塊，每個(gè)獨(dú)立模塊都經(jīng)過(guò)了應(yīng)用于多種產(chǎn)品生產(chǎn)上的驗(yàn)證，如在晶圓片上的封裝、MEMS以及Power IC等，集合了電鍍所需的已開(kāi)通孔的關(guān)鍵工藝。同時(shí)提供TSV量產(chǎn)時(shí)所需的最大生產(chǎn)力，可以通過(guò)將獨(dú)立制程模塊分拆、安裝在額外處理器上實(shí)現(xiàn)，每個(gè)模塊專(zhuān)門(mén)負(fù)責(zé)各自獨(dú)立的工藝。

5.3 晶圓減薄設(shè)備

晶圓減薄技術(shù)，在芯片疊層封裝技術(shù)方面是至關(guān)重要的，因?yàn)樗档土朔庋b高度，并能夠使芯片疊加而不增加芯片疊層封裝的總高度。智能卡和RFID是體現(xiàn)薄型晶圓各項(xiàng)要求最薄的單芯片應(yīng)用形式。

晶圓的減薄技術(shù)目前一般綜合采用研磨、深反應(yīng)離子刻蝕法(DRIE)和化學(xué)機(jī)械拋光法(CMP)等工藝，通常減薄到小于50μm，當(dāng)今可減薄至10～15μm，為確保電路的性能和芯片的可靠性，業(yè)內(nèi)人士認(rèn)為晶圓減薄的極限為20μm左右。

圖8 fxPTM單片蝕刻、PVD及CVD集群系統(tǒng)

5.3.1 晶圓的磨削減薄設(shè)備

目前業(yè)界的主流解決方案是采用東京精密公司所率先倡導(dǎo)的一體機(jī)思路，將晶圓的磨削、拋光、保護(hù)膜去除、劃片膜粘貼等工序集合在一臺(tái)設(shè)備內(nèi)，通過(guò)獨(dú)創(chuàng)的機(jī)械式搬送系統(tǒng)使晶圓從磨片一直到粘貼劃片膜為止始終被吸在真空吸盤(pán)上，保持平整狀態(tài)。當(dāng)晶圓被粘貼到劃片膜上后，比劃片膜厚還薄的晶圓會(huì)順從膜的形狀而保持平整，不再發(fā)生翹曲、下垂等問(wèn)題，從而解決了搬送的難題。

東京精密公司的PG200/300RM減薄機(jī)配置了磨片和拋光的集成體。通過(guò)一個(gè)帶有4個(gè)真空吸盤(pán)的大圓盤(pán)回轉(zhuǎn)臺(tái)的360°順時(shí)針旋轉(zhuǎn)，使晶圓在不用離開(kāi)真空吸盤(pán)的情況下就可以順次移送到粗磨、精磨、拋光等不同的加工位，完成整個(gè)減薄的過(guò)程。這一獨(dú)創(chuàng)的設(shè)計(jì)完全克服了磨片后晶圓的嚴(yán)重翹曲所造成的難以搬送到拋光機(jī)的問(wèn)題。同時(shí)也避免了磨片后的嚴(yán)重翹曲使表面損傷擴(kuò)大，進(jìn)而破裂的危險(xiǎn)。

超薄化工藝的主要問(wèn)題有兩方面：(1)磨片工藝產(chǎn)生的損傷層的去除及應(yīng)力減小；(2)磨片工藝到劃片膜貼膜工藝之間各工序間晶圓的傳運(yùn)。東京精密公司倡導(dǎo)的一體機(jī)解決方案，很好地解決了上述問(wèn)題，并成為了量產(chǎn)中超薄晶圓工藝的主流選擇。

為了滿足減薄精加工研削時(shí)的要求，作為在設(shè)備方面的重要應(yīng)對(duì)方法之一就是如何把因減薄加工導(dǎo)致機(jī)械強(qiáng)度下降而變得極其容易破損的晶片安全地在各設(shè)備之間進(jìn)行傳輸。

在搬運(yùn)系統(tǒng)中除了使用與晶片直徑相同的傳輸吸盤(pán)以外，還采用了可清潔吸盤(pán)表面，防止晶片與吸盤(pán)之間粘附顆粒狀污物的清洗功能。另外，在整個(gè)傳輸過(guò)程中盡量避開(kāi)手動(dòng)方式，采用了從研削、DAF膠膜粘貼、切割框架粘貼、到表面保護(hù)薄膜剝離等一系列工序的一體化晶圓減薄系統(tǒng)(見(jiàn)圖9)，從而能夠有效地解決晶片破損的問(wèn)題。

5.3.2 臨時(shí)鍵合與解鍵合設(shè)備

臨時(shí)鍵合概念：首先，載體晶圓為薄晶圓提供了機(jī)械上的支持保護(hù)，這樣就可以通過(guò)標(biāo)準(zhǔn)晶圓制造廠的設(shè)備來(lái)進(jìn)行背面處理。對(duì)于非常薄的晶圓，實(shí)現(xiàn)了整體的晶圓級(jí)的工藝處理。因此，通過(guò)臨時(shí)鍵合和解鍵合技術(shù)，利用晶圓廠的每臺(tái)設(shè)備都能夠處理薄晶圓，而無(wú)需重新改裝設(shè)備，而且不需特殊的終止受動(dòng)器、夾具或晶圓盒。事實(shí)上，用于厚晶圓的工藝也可用于堆疊晶圓的鍵合。

圖9 一體化晶圓減薄系統(tǒng)

此外，可根據(jù)技術(shù)發(fā)展藍(lán)圖，將這種方法升級(jí)，從而實(shí)現(xiàn)更薄晶圓的量產(chǎn)和不同產(chǎn)品的設(shè)計(jì)，并實(shí)現(xiàn)與多個(gè)金屬層相關(guān)聯(lián)的不同晶圓壓力水平，等等。因此，臨時(shí)鍵合概念確保了利用制造廠現(xiàn)有的設(shè)備來(lái)處理薄晶圓。

圖10 臨時(shí)鍵合超薄晶圓的工藝流程

EV Group攜手Brewer Science共同開(kāi)發(fā)了一個(gè)全面的解決方案(見(jiàn)圖10所示)，包括工藝過(guò)程、材料以及設(shè)備。Brewer Science是聚合物工程方面的專(zhuān)業(yè)供應(yīng)商，該公司已開(kāi)發(fā)了一種新的高溫可旋轉(zhuǎn)噴涂的粘合劑，主要用于臨時(shí)鍵合，名為Wafer-BOND HT的晶圓鍵合系列和WaferBOND HT 250材料。這種材料是一種商業(yè)可用的材料，實(shí)現(xiàn)了在220℃的高溫范圍內(nèi)處理晶圓，并能夠持續(xù)較長(zhǎng)一段時(shí)間。接下來(lái)，在完成背面處理之后，將器件晶圓從載帶上解鍵合分離。這種熱塑材料，能夠允許“滑動(dòng)”鍵合分離機(jī)制。雖然它的速度很快，但對(duì)于薄晶圓來(lái)說(shuō)，仍然不失為一個(gè)相當(dāng)緩和的工藝過(guò)程，能夠避免晶圓破損的風(fēng)險(xiǎn)。最后，通過(guò)使用標(biāo)準(zhǔn)的極性溶劑，能夠很輕松地清潔晶圓。

圖11所示為EVG850臨時(shí)鍵合/解鍵合系統(tǒng)，EVG公司與Brewer Science共同開(kāi)發(fā)的Wafer-BOND HT晶圓鍵合系列粘合劑已經(jīng)取得了EMC3D聯(lián)盟的認(rèn)證，實(shí)現(xiàn)了面向硅通孔制造的薄晶圓工藝。

圖11 EVG 850臨時(shí)鍵合/解鍵合系統(tǒng)

5.3.3 TAIKO減薄技術(shù)

圖12所示是DISCO公司開(kāi)發(fā)的晶片背面研削的新技術(shù)。這項(xiàng)技術(shù)和以往的背面研削不同，在對(duì)晶片進(jìn)行研削時(shí)，將保留晶片外圍的邊緣部分(約3mm左右)，只對(duì)圓內(nèi)進(jìn)行研削薄型化。通過(guò)導(dǎo)入這項(xiàng)技術(shù)，可實(shí)現(xiàn)降低薄型晶片的搬運(yùn)風(fēng)險(xiǎn)和減少翹曲的作用。通過(guò)在晶片外圍留邊，減少了晶片翹曲，提高了晶片強(qiáng)度。圖13給出了TAIKO與傳統(tǒng)工藝減薄結(jié)果的比較。

圖12 DISCO公司開(kāi)發(fā)的TAIKO工藝

圖13 TAIKO工藝(左)與傳統(tǒng)工藝(右)的比較

Disco公司的TAIKO工藝技術(shù)，無(wú)需使用用來(lái)維持厚度僅數(shù)十微米的晶圓機(jī)械強(qiáng)度的支撐材料。一般情況下，一旦將晶圓厚度降至20μm的程度，它就會(huì)因自重而彎曲，因此在生產(chǎn)過(guò)程中必須使用防止晶圓彎曲的支撐材料。此技術(shù)通過(guò)保留晶圓外周部分的厚度，以此來(lái)維持晶圓的機(jī)械強(qiáng)度(見(jiàn)圖14)。

圖14 TAIKO工藝減薄晶片

6 結(jié)語(yǔ)

目前，中國(guó)已占全球半導(dǎo)體市場(chǎng)的1/3以上，而且系統(tǒng)種類(lèi)多，品種檔次寬，有廣闊的市場(chǎng)空間。在過(guò)去10年中，我們已經(jīng)打造了一個(gè)相對(duì)完整的半導(dǎo)體產(chǎn)業(yè)鏈，為半導(dǎo)體產(chǎn)業(yè)未來(lái)的發(fā)展奠定了一定基礎(chǔ)。在封裝測(cè)試領(lǐng)域，我們不但擁有自己的骨干企業(yè)，而且還吸引了全球領(lǐng)先的企業(yè)投資建廠。通過(guò)“02專(zhuān)項(xiàng)”的實(shí)施，我國(guó)IC設(shè)備、材料等支撐業(yè)將取得長(zhǎng)足的進(jìn)步。

面對(duì)“后摩爾定律”的封裝工藝，封裝設(shè)備行業(yè)應(yīng)重視應(yīng)用創(chuàng)新開(kāi)發(fā)特色技術(shù)來(lái)應(yīng)對(duì)新型封裝技術(shù)的挑戰(zhàn)，加快IC產(chǎn)業(yè)發(fā)展方式的轉(zhuǎn)變，自主創(chuàng)新是核心和關(guān)鍵。強(qiáng)化技術(shù)創(chuàng)新能力。把內(nèi)需市場(chǎng)作為突破口，要重視應(yīng)用創(chuàng)新和差異化創(chuàng)新。要結(jié)合市場(chǎng)特點(diǎn)，從應(yīng)用創(chuàng)新和差異化創(chuàng)新角度入手，實(shí)現(xiàn)技術(shù)突破，掌握和積累特色技術(shù)，開(kāi)發(fā)滿足國(guó)內(nèi)封裝市場(chǎng)需求的設(shè)備。

封裝設(shè)備企業(yè)要嘗試開(kāi)展多種形式的合作。從總體上來(lái)說(shuō)，目前我們產(chǎn)業(yè)自主創(chuàng)新的能力還很薄弱，產(chǎn)業(yè)以中小企業(yè)為主。因此，同行業(yè)企業(yè)之間建立某種合作關(guān)系，同時(shí)把產(chǎn)業(yè)鏈上下游結(jié)合起來(lái)，共同發(fā)展。去年12月底“中國(guó)集成電路封測(cè)產(chǎn)業(yè)鏈技術(shù)創(chuàng)新聯(lián)盟”成立，已經(jīng)邁開(kāi)了可喜的一步。

由于封裝技術(shù)進(jìn)步很快，中國(guó)封裝設(shè)備企業(yè)應(yīng)該在晶圓級(jí)封裝和三維高密度封裝等高端技術(shù)領(lǐng)域?qū)崿F(xiàn)突破，只有在先進(jìn)封裝領(lǐng)域?qū)崿F(xiàn)了設(shè)備的國(guó)產(chǎn)化，才能確立中國(guó)企業(yè)的競(jìng)爭(zhēng)優(yōu)勢(shì)。

先進(jìn)封裝設(shè)備由于其生產(chǎn)效率高、成本低、產(chǎn)品生產(chǎn)周期短，是國(guó)際封裝產(chǎn)業(yè)的發(fā)展趨勢(shì)。先進(jìn)封裝業(yè)是近幾年才發(fā)展起來(lái)的，中國(guó)在該領(lǐng)域與國(guó)際先進(jìn)水平差距相對(duì)較小，有可能實(shí)現(xiàn)跨越式發(fā)展。

[1]George Bailey and Wendy Huang.More than"Moore"to win-Optimization strategies for success in a maturing semiconductor industry[D].IBM Institute for Business Value.2008.

[2]唐和明.封裝技術(shù)PK摩爾定律，哪個(gè)快[J].半導(dǎo)體科技,2008（7）:10-12.

[3]EETimes.SEMICON臺(tái)灣2010將推“3D IC及先進(jìn)封測(cè)專(zhuān)區(qū)”[J].半導(dǎo)體國(guó)際,2010（7）:27.

[4]童志義.后摩爾時(shí)代的封裝技術(shù)[J].電子工業(yè)專(zhuān)用設(shè)備,2010（6）:1-10.

[5]Flynn Carson.創(chuàng)新助力封裝體疊層技術(shù)開(kāi)拓新的市場(chǎng)[J].半導(dǎo)體國(guó)際,2010（7）:20-23.

[6]Newmaker.3D-TSV技術(shù)引領(lǐng)封裝革命[EB/OL].http://www.eet-china.com/ART_8800547033_480201_TA_0e03c920.2008-10-10.