李 亮，李杰然，張 燁

（92785部隊(duì) 河北 秦皇島 066000）

IRIG-B碼是美國靶場儀器組設(shè)定的B型時(shí)間格式碼。B碼的主要特點(diǎn)是時(shí)幀速率為每秒一幀，攜帶信息量大，B碼分為直流（DC）碼和交流（AC）碼[1-2]。直流碼每個(gè)碼元為脈沖信號(hào)，可以實(shí)現(xiàn)高精度授時(shí)（微秒級(jí)），但直流碼只能采用電纜傳輸較近的用戶。所以對(duì)于遠(yuǎn)距離用戶必須采用經(jīng)窄帶信道傳輸?shù)募癆C碼授時(shí)。

1 IRIG-B碼結(jié)構(gòu)特征分析

我國軍標(biāo)規(guī)定時(shí)間信息傳遞采用B碼方式，主要參考美國靶場時(shí)間儀器組IRIG （Inter Range Instrumentation Grop）“IRIG標(biāo)準(zhǔn)儀器時(shí)間格式-B”而制定的。B碼是一串連續(xù)發(fā)送的脈沖碼，一幀B碼共10組100位數(shù)據(jù)，每組數(shù)據(jù)周期為100 ms，每個(gè)碼元占10 ms的寬度，脈沖周期不同表示不同信息，每個(gè)碼元可以是 P脈沖、數(shù)字“1”、數(shù)字“0”，如圖1所示。

圖1 P 脈沖、數(shù)字“1”、數(shù)字“0”

位置標(biāo)志P0-P9，第1組傳送的是秒（seconds）信息，第2組傳送的是分（minutes）信息，第 3組傳送的是時(shí)（hours）信息，第4、5組傳送的是天（days）信息，第6組傳送的是修正量信息，第7、8、9、10組傳送的是可發(fā)射信號(hào)數(shù)據(jù)信息。IRIG-B碼格式如圖2[3]所示。

圖2 IRIG-B碼格式

時(shí)、分、秒均用BCD碼表示，低位在前，高位在后；個(gè)位在前，十位在后。IRIG-B碼格式如下組傳送的是天（days）信息，第6組傳送的是修正量信息，第7、8、9、10組傳送的是可發(fā)射信號(hào)數(shù)據(jù)信息。時(shí)、分、秒均用BCD碼表示，低位在前，高位在后；個(gè)位在前，十位在后。

2 EPM7160S簡介

EPM7160S屬于高性能、高密度的CPLD，其制造工藝采用先進(jìn)的CMOS EEPROM技術(shù)。該系列芯片采用第二代多陣列矩陣 （MAX）結(jié)構(gòu)，通過了標(biāo)準(zhǔn)的JTAG接口 （IEEE Std.1149.1-1990），支持在系統(tǒng)可編程ISP （In System Programmable），集成密度為600～5 000個(gè)可用門，引腳到引腳之間的延時(shí)為6 ns，工作頻率最高可達(dá)151.5 MHz，高性能的可編程連線陣列（PIA）提供一個(gè)高速的、延時(shí)可預(yù)測的互連網(wǎng)絡(luò)資源，每個(gè)宏單元中可編程擴(kuò)展乘積項(xiàng)（Product-Terms）可達(dá)32個(gè)，具有可編程保密位，可全面保護(hù)你的設(shè)計(jì)思想。

EPM7160S的內(nèi)部結(jié)構(gòu)如圖3[4]所示。MAX 7160S在結(jié)構(gòu)上包括邏輯陣列塊LAB（Logic Array Blocks）、宏單元（Macrocells）、擴(kuò)展乘積項(xiàng)（共享和并聯(lián)） （Expender Product Terms）、可編程連線陣列PIA（Programmable Interconnect Array）和I/O控制塊（I/O Control Blocks）。

圖3 EPM7160S內(nèi)部結(jié)構(gòu)

每個(gè)LAB的輸入信號(hào)包括：來自PIA的36個(gè)信號(hào)、全局控制信號(hào) （用于宏單元內(nèi)的寄存器實(shí)現(xiàn)輔助功能）和從I/O引腳到寄存器的直接輸入信號(hào)。每個(gè)宏單元的寄存器可以單獨(dú)地編程為具有可編程時(shí)鐘控制的D、JK或SR觸發(fā)器工作方式。如果需要的話，也可將寄存器旁路，以實(shí)現(xiàn)純組合邏輯的輸出?？删幊踢B線陣列（PIA）是將各LAB相互連接，構(gòu)成所需的邏輯布線通道。它能夠把器件中任何信號(hào)源連到其目的地。所有MAX 7000的專用輸入、I/O引腳和宏單元輸出均饋送到PIA，PIA可把這些信號(hào)送到整個(gè)器件內(nèi)的各個(gè)地方。

I/O控制塊允許每個(gè)I/O引腳單獨(dú)地配置為輸入、輸出和雙向工作方式。I/O控制塊有兩個(gè)全局輸出使能信號(hào)，它們由兩個(gè)專用的、低電平有效的輸出使能引腳OE1和OE2來驅(qū)動(dòng)。圖4所示為EPM7160S的信號(hào)時(shí)序。

3 硬件電路設(shè)計(jì)

IRIG-B（AC）碼調(diào)制產(chǎn)生的電路原理圖如圖5所示。主要由EPM7160S芯片和D/A轉(zhuǎn)換電路組成。EPM7160S芯片由外部晶振提供10 MHz的頻率信號(hào)，通芯片內(nèi)部的分頻電路產(chǎn)生1 kHz和100 kHz的正弦信號(hào)。產(chǎn)生的1 kHz的正弦信號(hào)由EPM7160S產(chǎn)生的DC碼進(jìn)行幅度調(diào)制，為了能夠得到精確的時(shí)間信號(hào)，正弦信號(hào)的正交過零點(diǎn)必須與DC碼的上升沿一致。

圖4 EPM7160S的時(shí)序信號(hào)

產(chǎn)生的100 kHz的正弦信號(hào)提供給DAC0832數(shù)模轉(zhuǎn)換芯片做同步控制信號(hào)與采樣信號(hào)頻率相同。數(shù)模轉(zhuǎn)換器的輸出電流建立時(shí)間需1 μs，轉(zhuǎn)換AC碼數(shù)據(jù)量的周期小于10 μs，可滿足實(shí)際的需要[5]。

4 結(jié)論

圖5 電路原理圖

時(shí)統(tǒng)系統(tǒng)是現(xiàn)代化靶場試驗(yàn)的關(guān)鍵設(shè)備之一，隨著科學(xué)技術(shù)的發(fā)展,對(duì)時(shí)統(tǒng)系統(tǒng)的功能、體積、精度、可靠性等技術(shù)指標(biāo)提出越來越高的要求[6]。采用EPM7160S解調(diào)IRIG-B碼（AC碼）,數(shù)據(jù)處理靈活方便,而且外圍硬件電路簡單,可以提高IRIG-B碼解調(diào)的可靠性及B碼解調(diào)的適應(yīng)能力，保證解調(diào)精度[7]。

[1]馬紅皎,胡永輝.GPS&IRIG-B碼時(shí)間系統(tǒng)分析[J].電子科技，2005（7）：21-25.

[2]董寶潤.時(shí)間統(tǒng)一系統(tǒng)[M].北京：國防工業(yè)出版社，2003.

[3]Timing committee telecommunications and timing group range commanders council[C].IRIG Serial Time Code Formats，1998.

[4]Altera.MAX 7000 orogrammable logic device family data sheet[DB/OL].2005.http：//www.altera.com.cn/literature/ds/m7000.pdf

[5]謝筑森，張 輝，陳奧初，等.單片機(jī)開發(fā)與典型應(yīng)用設(shè)計(jì)[M].合肥：中國科學(xué)技術(shù)大學(xué)出版社，1997.

[6]李清軍.一種解調(diào)時(shí)統(tǒng)信號(hào)新方法的探討[J].光學(xué)精密工程，1997，5（4）：89-94.

[7]張 騫.基于AD8346的通用通信信號(hào)發(fā)生器[J].電子設(shè)計(jì)工程，2009，17（1）：9-11.